《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 电源技术 > 设计应用 > 一种抑制电源分配网络并联谐振的方法
一种抑制电源分配网络并联谐振的方法
来源：电子技术应用2012年第8期
马秀荣，白红蕊，白 媛，李 琨
天津理工大学 计算机与通信工程学院，天津300384
摘要： 提出一种增加去耦支路损耗抑制电源分配网络PDN中并联谐振的方法。该方法通过在去耦支路引入一个串联电阻，使PDN的损耗增加，从而抑制PDN并联谐振。给出了理论模型，借助Hyperlynx PI仿真软件在DM642板卡上进行仿真实验。结果表明，在去耦支路引入一个0.45 Ω电阻，可将PDN并联谐振处的品质因数Q从282抑制到13。同时，分析了引入电阻对去耦效果的影响。当引入电阻小于0.45 Ω时，可通过增加去耦电容并联个数来补偿引入电阻对去耦的影响。
中圖分類號(hào)： TN702
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2012)08-0059-04
A method of inhibiting parallel resonant of PDN
Ma Xiurong，Bai Hongrui，Bai Yuan，Li Kun
School of Computer and Communication Engineering, Tianjin University of Technology，Tianjin 300384，China
Abstract： The paper proposes a method of inhibiting parallel resonant of PDN through increasing decoupling branch loss. It introduces a series resistance into the decoupling branch to make PDN loss increase, which suppresses PDN parallel resonant. The theoretical model is provided, and is supported by simulation experiment of Hyperlynx PI software. The results show that, the quality factor of PDN at parallel resonant will be inhibited from 282 to 13 through introducing a 0.45 Ω resistance into decoupling branch. This paper also analyzes the effects of the introducing resistance to decoupling. When the introducing resistance is less than 0.45 Ω, it can compensate for the influence of decoupling through doubling the number of decoupling capacitor.
Key words : PDN；decoupling capacitor；parallel resonant

    由于電源分配網(wǎng)絡(luò)PDN布局寄生電感的影響，變化的驅(qū)動(dòng)電流會(huì)引起電源電壓的瞬態(tài)變化。該電壓變化一方面干擾其他器件，另一方面產(chǎn)生干擾電流引起電磁干擾，為此需要盡可能減小PDN阻抗[1]。

    當(dāng)PDN并聯(lián)諧振時(shí)，諧振頻率處會(huì)產(chǎn)生高阻抗。為了抑制這種高阻抗，參考文獻(xiàn)[2]通過引入電磁帶隙結(jié)構(gòu)（EBG）來抑制諧振，但EBG結(jié)構(gòu)會(huì)影響電路的信號(hào)完整性；參考文獻(xiàn)[3]在電容支路引入電感元件，通過控制諧振點(diǎn)抑制諧振產(chǎn)生。該方法只是將并聯(lián)諧振從一個(gè)頻點(diǎn)轉(zhuǎn)移到另一個(gè)頻點(diǎn)。
    本文提出了一種抑制電源分配網(wǎng)絡(luò)并聯(lián)諧振的方法。該方法通過在去耦電容支路中引入一個(gè)串聯(lián)電阻來增加支路損耗，從而達(dá)到抑制并聯(lián)諧振的目的。
 
 

 






    本文提出了一種在去耦支路引入串聯(lián)電阻來抑制PDN并聯(lián)諧振的方法，并借助Hyperlynx PI軟件將其應(yīng)用到實(shí)際板卡中。仿真結(jié)果表明，在去耦支路引入的電阻能夠有效地減少電容在高頻引起的并聯(lián)諧振。
參考文獻(xiàn)
[1] ZEEFF T M，HUBING T H.Reducing power bus impedance at resonance with lossy components[J].Advanced Packaging，IEEE Transactions on，2002，25(2)：307-10.
[2] 謝歡歡，焦永昌，楊彬，等.基于蘑菇狀諧振器的諧波抑制的微帶貼片天線[J].微波學(xué)報(bào)，2011，27(5)：40-3.
[3] 陳世青，趙新尚，李福祥.防止并聯(lián)電容器運(yùn)行中產(chǎn)生諧波放大[J].高電壓技術(shù)，2004，30(12)：19-22.
[4] 裴俊.兩并聯(lián)電容充放電過程等效電路的討論[J].攀枝花學(xué)院學(xué)報(bào)：綜合版，2004，21(003)：119-21.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容