隨著電磁環(huán)境的日益復雜，電子戰(zhàn)裝備對電子戰(zhàn)接收機提出了更高的要求，理想的電子戰(zhàn)接收機包括瞬時覆蓋寬的頻域、高靈敏度、大動態(tài)范圍、高截獲概率、同時多信號探測能力強、頻率測量準確且處理全實時，但是滿足這些要求的理想接收機并不存在，現(xiàn)實過程往往是采用多種接收機類型結(jié)合的方式來兼顧各種技術(shù)指標。

    單比特接收機最早由美國空軍實驗室AFRL[1]提出，隨后一些公司開發(fā)了各種類型的單比特接收機。作為一種數(shù)字接收機類型,單比特接收機可以實現(xiàn)大的瞬時頻率覆蓋，處理實時，且體積小，靈敏度高，但是不具備同時多信號能力。這些特點都與模擬IFM接收機相似，可以作為一種新的寬帶頻率測量方法應用于電子戰(zhàn)領域[2-3]。
    本文首先介紹了單比特接收機的組成和單比特采樣的特點，然后通過Matlab仿真的方法分析了采用MonoDFT方法測頻的單比特接收機在靈敏度、相位測量等指標上與標準DFT的差異，最后通過FPGA工具分析了采用MonoDFT處理的單比特處理算法的資源消耗和處理延遲時間。
1 單比特接收機的組成
    單比特接收機基本組成如圖1所示。

    從圖1可以看到,單比特接收機主要由微波通道、單比特采樣器和FPGA處理器組成。微波通道完成射頻信號的放大變頻，單比特采樣器完成中頻信號的1 bit量化，得到結(jié)果送到FPGA中進行數(shù)字處理，完成參數(shù)測量。
    單比特采樣器是實現(xiàn)單比特接收機的物理基礎，決定了整個單比特接收機的基本性能。其數(shù)學表達式為：
    
    從式(2)可以看到，經(jīng)過簡化后，在進行DFT計算過程中只有加法和減法運算，對DFT算法的FPGA實現(xiàn)具有重要意義，這種簡化旋轉(zhuǎn)因子的處理思想稱之為MonoDFT處理算法。
    由于采用了簡化運算，與標準DFT相比，必然會存在一定的差異，針對靈敏度、頻率、相位測量等問題利用Matlab進行了仿真分析。
    圖2是在假設10 GS/s單比特采樣，不同輸入頻率條件下，采用標準DFT和MonoDFT各自得到的峰值幅度，其中虛線表示MonoDFT的峰值，從圖中可以看到MonoDFT的峰值幅度比標準DFT低0.5~1 dB左右。
    假設如果沒有信號輸入，只有噪聲，可以得到256點DFT和MonoDFT的功率譜，如圖3所示，其中虛線部分是MonoDFT的計算結(jié)果。從圖中可見，噪聲情況下MonoDFT和DFT結(jié)果相比功率譜幅度基本保持一致。
    從上面分析可見，采用了MonoDFT測頻方法的單比特接收機，在進行信號檢測過程中,與采用標準DFT相

其中：Lum是失配損耗,從圖2中可以看到,其值為3 dB；D為檢測系數(shù)， 一般按14 dB計算；NF為通道噪聲系數(shù)，取6 dB；B為處理帶寬，單位MHz，D為數(shù)字處理積累時間t的倒數(shù)；假設按照單比特采樣率為10 GS/s計算，對256點MonoDFT運算的處理每幀的積累時間為25 ns。
　另外考慮到MonoDFT會損失1 dB，微波通道的幅頻不平坦度±2 dB，通過式(3)計算后可以得到，在10 GS/s采樣情況下, 256點MonoDFT測頻方法的靈敏度約為-70 dBm。
    一般利用DFT測頻過程中,希望可以獲得相位信息，可用于精測頻、比相等。采用標準DFT和MonoDFT方法測量的相位值之差，在不同信噪比條件下的結(jié)果如圖4所示。從圖中可以看到，采用MonoDFT方法，隨著信噪比的降低，二者之間的測量誤差會增大，但總的來說誤差值較小。

    從上面的分析可以看到，采用MonoDFT方法可以有效地測量信號的頻率和相位信息，其具體性能與標準DFT相當。
3 FPGA實現(xiàn)
　利用FPGA如何實現(xiàn)MonoDFT是單比特數(shù)字接收機的關(guān)鍵，假設對于10 GS/s采樣的高速單比特數(shù)據(jù)，其FPGA處理采用如圖5所示的處理框圖[3]。

    利用VHDL語言實現(xiàn)了圖4中的處理算法，并在ISE工具中進行了布局布線，利用一片XC5VSX95T芯片實現(xiàn)單比特處理算法所需要的資源如表1所示。

    從表1中可以看到，利用256點MonoDFT完成測頻的單比特處理算法，需要消耗一片SC5VSX95T大約31%的邏輯資源，其他方面的資源則消耗較少。
　　在完成算法同時利用ModelSim仿真工具對圖4中的處理延遲進行分析，得到結(jié)果如圖7所示。從圖7中可以看到,采用256點MonoDFT方法實現(xiàn)頻率測量，延遲時間約為450 ns。
4 總結(jié)與展望
    從上面的分析可以看到，采用MonoDFT方法實現(xiàn)單比特的頻率測量，可以獲得與標準DFT測頻方法相近的性能，而在FPGA實現(xiàn)過程中則主要消耗邏輯資源，與標準DFT相比消耗資源大大降低。
　如果采用不同長度的積累時間，則在靈敏度、處理延遲時間、資源消耗等方面得到不同的結(jié)果，采用本文中同樣的分析方式， 在不同長度MonoDFT具體性能如表2所示。

    從表2可以看到，靈敏度、處理延遲時間是相互制約的，頻率分辨率是積累時間的倒數(shù)；如果要求處理延遲時間小，則會降低靈敏度，減小積累時間，降低頻率分辨率。在實際具體應用過程中，需要根據(jù)不同的應用場合要求,綜合各方面因素選擇合適長度的MonoDFT算法。
    單比特數(shù)字接收機采用單比特MonoDFT的處理方法，以較小的體積和處理資源，可以獲得較大的瞬時覆蓋帶寬、較高的靈敏度和較快的處理延遲時間，且具備數(shù)字處理的靈活性，能夠在一個單片F(xiàn)PGA中就可以實現(xiàn)全部的數(shù) 字處理功能。作為一種寬帶接收機，同模擬IFM相比具有靈敏度高的優(yōu)勢，同時多信號環(huán)境下不會測量錯誤等多方面優(yōu)勢，目前世界上一些電子戰(zhàn)公司都將單比特接收機作為未來寬帶接收機的一種解決方案，相信在不久的將來，隨著國內(nèi)高速單比特采樣、處理架構(gòu)等方面技術(shù)的成熟，單比特接收機將應用到電子戰(zhàn)的各個領域中去。
參考文獻
[1] JAMES T. 寬帶數(shù)字化接收機[M].楊小牛,陸安南,等譯.北京:電子工業(yè)出版社,2002.
[2] 丁鋒,董暉,姜秋喜.基于單比特接收機的低截獲概率信號檢測技術(shù)[J].現(xiàn)代防御技術(shù),2007,35（5）：110-114.
[3] GRAJAL J, BLAZQUEZ J, LPPEZ R, et al. Analysis and characterization of a monobit receiver for electronic warfare[J]. IEEE Trans on Aerospace and Electronic Systems, 2003,39(1):244-258.
[4] 周濤.量化精度對數(shù)字化接收機性能的影響[J].電子信息對抗技術(shù),2006,21(6):20-23.
[5] 呂遠,唐斌,?？?一種基于高階近似核DFT的快速實現(xiàn)算法[J].電子信息對抗技術(shù),2009,24(2):19-22.
[6] 張碩,梁士龍.單比特測頻接收機中DFT算法的優(yōu)化[J].制導與引信,2006,27(2):51-55.