智慧裝置不斷推陳出新，驅(qū)動(dòng)半導(dǎo)體制程加速演進(jìn)，然而鰭式電晶體(FinFET)從10奈米微縮至7奈米時(shí)，漏電問題將更為嚴(yán)重，成為一大技術(shù)關(guān)卡；比利時(shí)微電子研究中心(IMEC)已透過(guò)改善寄生效應(yīng)的方式克服此一挑戰(zhàn)。
智慧裝置推陳出新，其相關(guān)晶片和制程需求日漸成長(zhǎng)，其中鰭式電晶體微縮亦成為重要課題。鰭式電晶體從10奈米微縮至7奈米，將遭遇諸多技術(shù)問題，譬如寄生效應(yīng)紛紛浮出水面，鰭式電晶體微縮應(yīng)首重改善寄生效應(yīng)，進(jìn)而減少漏電情形。
每一代半導(dǎo)體制程新技術(shù)降臨，都代表設(shè)計(jì)和技術(shù)之間的相互依賴關(guān)系變得越發(fā)重要。明顯的例子即是10奈米以下鰭式電晶體(FinFET)的微縮，本文將說(shuō)明FinFET微縮的選擇與限制。
智慧裝置驅(qū)動(dòng)晶片制程加速演進(jìn)
隨著智慧型行動(dòng)裝置的系統(tǒng)單晶片(SoC)效能要求遽增，以及更緊湊的上市時(shí)程(Time-to-market)”，邏輯制程需求也大幅成長(zhǎng)。比利時(shí)微電子研究中心(IMEC)表示，每當(dāng)新一代技術(shù)出現(xiàn)時(shí)，同時(shí)縮減面積、改善速度、降低耗能、減少成本，向來(lái)是第一要?jiǎng)?wù)。截至目前，此作法都成功帶動(dòng)制程持續(xù)微縮，從28奈米的平面式(Planar)矽元件、到20奈米平面式矽元件、最后到14/16奈米矽基(Silicon Based)FinFET與10奈米技術(shù)節(jié)點(diǎn)。FinFET技術(shù)的引入，使晶圓廠更能控管通道靜電，維持接近理想值的次臨界擺幅。在元件階級(jí)上，新的破壞性解決方案，將持續(xù)改善7奈米技術(shù)節(jié)點(diǎn)效能，除可能利用非矽基的高遷移率材料，取代矽基通道材料，也可能采用環(huán)繞式閘極結(jié)構(gòu)，以水平或是垂直奈米線形式呈現(xiàn)，以提供最佳的靜電通道控制能力。另一方面，寄生電容(Parasitic Capacitance)和電阻等其他元素的重要性也逐漸浮上臺(tái)面。
FinFET微縮至7奈米 遭逢寄生效應(yīng)困境
從7奈米節(jié)點(diǎn)開始，寄生效應(yīng)影響日益重要。晶片面積微縮帶來(lái)多余電容和電阻，急遽降低系統(tǒng)速度和電力表現(xiàn)，是系統(tǒng)階層不容忽視的問題。比利時(shí)微電子研究中心表示，以往未影響到系統(tǒng)效能的寄生效應(yīng)，現(xiàn)今是必須考慮的因素。前、后段制程的串聯(lián)電阻與寄生電容，例如互連層間的寄生電容，以及閘極(Gate)與源/汲極(Source/Drain)之間的邊緣電容，再也不能被疏忽。
串聯(lián)電阻降低電晶體的有效電壓，而寄生電容占據(jù)部分系統(tǒng)電力，使運(yùn)作減速。如欲在7奈米節(jié)點(diǎn)達(dá)到目標(biāo)效能，優(yōu)化通道材料等電晶體元件仍無(wú)法達(dá)成，必須引進(jìn)改善寄生效應(yīng)及其影響的創(chuàng)新技術(shù)。
運(yùn)用氣隙間隔片技術(shù) 改善寄生效應(yīng)
比利時(shí)微電子研究中心及其團(tuán)隊(duì)整理出主要影響效能的問題后，已研發(fā)出能改善設(shè)備寄生效應(yīng)的創(chuàng)新技術(shù)。舉例而言，晶圓廠可利用氣隙間隔片改善間隔距離和介電常數(shù)、包覆接點(diǎn)以降低接點(diǎn)電阻率，或優(yōu)化后段制程的寬度、強(qiáng)度、以及鰭片高度。在設(shè)計(jì)階層可減少每個(gè)裝置的FinFET數(shù)量，團(tuán)隊(duì)透過(guò)模擬和計(jì)算，同時(shí)評(píng)估所有新參數(shù)，最后得出最可能達(dá)成目標(biāo)的方案。
此評(píng)估結(jié)果，能做為不同方案中的功率及頻率基準(zhǔn)。例如，搭配矽基通道的FinFET中，最理想的串聯(lián)電阻為何？包覆接點(diǎn)后預(yù)期得到何等速度效益？在評(píng)估各方案所達(dá)成的效能后，將能協(xié)助微電子研究中心相關(guān)技術(shù)研究員，在眾多方案間做出選擇，并給予技術(shù)藍(lán)圖的發(fā)展建議。
元件漏電減低 有助面積微縮
制程微縮主要目的是改善系統(tǒng)速度，但未來(lái)速度不再是主要驅(qū)動(dòng)力。比利時(shí)微電子研究中心表示，過(guò)去每一代新技術(shù)出現(xiàn)時(shí)，已有能力在晶片中放入越來(lái)越多電晶體。但因漏電現(xiàn)象，每個(gè)電晶體減少的功率，并無(wú)法跟上面積微縮腳步。這表示每個(gè)新技術(shù)世代，在“每個(gè)晶片上可以放入多少電晶體”，以及“能以相同功率分配驅(qū)動(dòng)的電晶體比例”，此二問題之間的差距會(huì)越來(lái)越大。在面積增加與功率增加之間的差距，被稱作“黑矽(Dark Silicon)”。因此推動(dòng)面積微縮時(shí)，也許不能為了特定功率分配，而在晶片上使用額外電晶體，這也是為何需要在元件層級(jí)上，找出減少漏電的解決方案。