在之前，半導(dǎo)體行業(yè)觀察發(fā)布了臺積電在hotchips 33上的一個演講，并以《臺積電更新封裝路線圖》為題，呈現(xiàn)給了讀者?，F(xiàn)在我們將一位讀者的初步解讀，分享出來，希望能夠給大家提供一些思考。后續(xù)我們將發(fā)布更多的解讀，希望有意分享的讀者與我們聯(lián)系，謝謝！

　　Die-to-die ,ODI ,TSV所有這些單詞和首字母縮略詞都有著相同點(diǎn)——它們都與兩塊硅的物理連接有關(guān)。一般來說有多種方法將多個芯片連接在一起，而臺積電有許多這樣的技術(shù)。為了統(tǒng)一技術(shù)，它將其命名為2.5D和3D封裝等。最近臺積電推出了有一種新的封裝解決方案DFabric。3DFabric將臺積電提供的十幾種包裝技術(shù)結(jié)合起來，總的來說，3DFabric分為兩個部分：一邊是所說的“前道”芯片堆疊技術(shù)，如Cow（Chip on wafer）；另一邊是“后道”封裝技術(shù)，如InFO （Integrated Fan-Out）和CoWoS （chip-on-wafer -on- substrate）。

　　臺積電引入了許多的專業(yè)的術(shù)語，如RDL或LSI等，這些術(shù)語有別于英特爾的術(shù)語，下文中我們會做詳細(xì)的解釋：

　　前道芯片堆疊技術(shù)，被統(tǒng)稱為“SoIC”，或集成芯片系統(tǒng)。這些技術(shù)的主要的特征峰是不會使用后端集成用到的凸點(diǎn)技術(shù)，而是直接將硅片堆疊到一起。就好似是一整個硅片一樣。

　　這種技術(shù)相對來說更加的復(fù)雜，但是在熱阻方面有著很大的有優(yōu)勢。

　　如下圖所示 SoIC連接的熱電阻比微凸連接低35%，隨著封裝技術(shù)的發(fā)展芯片的 集成度越高，這種連接出的熱阻是一個非常大的挑戰(zhàn)。然而這些SoIC技術(shù)的缺點(diǎn)是堆疊設(shè)計必須與其他芯片共同設(shè)計并且在最開始芯片設(shè)計方案就需要確定下來，然而微凸點(diǎn)技術(shù)只是需要后期把芯片連接在一起。

　　雖然有上述的缺點(diǎn)但是臺積電仍然努力的推銷它的SoIC技術(shù)。在一般情況下人們自然會擔(dān)心這種連接的可靠性，和連接密度。但是臺積電表示，它們可以實現(xiàn)0.9微米的鍵合間距。相比于因特爾它們的間距提高了兩個數(shù)量級。

　　臺積電計劃在其7納米，五納米和三納米工藝節(jié)點(diǎn)上為客戶提供SoIC技術(shù)，屆時TSV 的間距將從9微米縮減到4.5微米。

　　臺積電后道先進(jìn)封裝有三種形式，大多數(shù)人都熟悉的一種方法是轉(zhuǎn)接板方法，在所有互連的芯片下面放置一大塊硅，這是一種比簡單地通過PCB封裝更好的布線方法。

　　另一種方法是，與之類似，轉(zhuǎn)接板是嵌入在PCB中，只用于連接一個特定的芯片到另一個（英特爾叫這種方法為的嵌入式多芯片互連橋，或EMIB）。

　　第三種是直接垂直堆疊，然而這與上面提到的SoIC實現(xiàn)方式不同，因為在兩片硅之間使用微凸點(diǎn)，而SoIC并不使用。事實上，臺積電有一半的產(chǎn)品中所有的實現(xiàn)都是基于微凸點(diǎn)的——不同芯片之間可以更好地混合和匹配場景，但它沒有獲得SoIC提供的密度或功率優(yōu)勢。這就是為什么它被稱為“后道”高級封裝——例如，支持hbm的GPU。

　　許多支持HBM的GPU有一個GPU芯片，幾個HBM芯片，都放置在一個轉(zhuǎn)接板上。GPU和HBM是由不同的公司制造的（甚至可以使用不同的HBM），而轉(zhuǎn)接板也可以在其他地方制造。這個轉(zhuǎn)接板可以是無源的（不包含邏輯，只有模對模路由），也可以是有源的，如果需要的話，可以為許多的芯片實現(xiàn)連接，盡管這意味著消耗電力。臺積電的將這種封裝的形式叫做CoWoS，根據(jù)技術(shù)的不同的類型，CoWoS有三個方案。

　　大家都熟悉的是CoWoS, S代表Silicon Interposer。通常是在65 nm 的制程中制造，因為是一整塊的單晶片，所以必須以同樣的方式制造，隨著我們進(jìn)入小芯片的時代，需要有更多的芯片集成所以轉(zhuǎn)接板的尺寸越來越大，但是受到掩模版尺寸的限制，所以臺積電研發(fā)出了大于掩模版尺寸的技術(shù)，根據(jù)他的路線圖道2023年，這些轉(zhuǎn)接板的尺寸將四倍于掩模版。

　　臺積電也正在實現(xiàn)一個名為CoWoS – S STAR的技術(shù)方案，用于標(biāo)準(zhǔn)架構(gòu)。這將允許客戶在2/4/6 HBM堆棧的特定設(shè)計協(xié)議下工作，最小化轉(zhuǎn)接板的尺寸，同時也加快了上市時間并提高產(chǎn)量。

　　CoWoS - l是另一種方案，使用本地硅互連和再分布線層。這里的關(guān)鍵詞是“本地”，意思是它在將兩個硅晶片連接在一起。這將是臺積電應(yīng)對英特爾EMIB的方式。雖然英特爾的EMIB已經(jīng)用于多個產(chǎn)品（Kaby-G, Stratix 10, Agilex FPGA），但臺積電目前僅處于驗證階段。

　　InFO（集成扇出）封裝允許芯片在SoC的標(biāo)準(zhǔn)平面之外“扇出”額外的連接增加I/O接口。臺積電多年來一直提供InFO，但在3DFabric下，它現(xiàn)在將提供與包內(nèi)連接相關(guān)的不同類型的InFO。InFO-R（也稱為InFO_oS）允許在芯片和微凸點(diǎn)之間添加再分配層，以便將多個芯片給封裝到一起。這種技術(shù)的限制因素也是掩模版的尺寸。

　　InFO- l與CoWoS - l類似，它使用一個局部的硅互連將多個InFO芯片連接在一起。這項技術(shù)仍在進(jìn)行中。

　　TMSC的封裝技術(shù)也可以組合在同一產(chǎn)品中。通過實現(xiàn)前端（SoIC）和后端（InFO）封裝，可以制造新的產(chǎn)品類別。該公司制作了一個這樣的模型：

　　臺積電，只是說“3 D fabric”可能意味著很多東西，但是CoWoS-S CoWoS-L之間的區(qū)別也很難用幾句話來解釋清楚的。