《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模拟设计 > 设计应用 > 基于UVM的Wishbone-SPI验证平台设计
基于UVM的Wishbone-SPI验证平台设计
2022年电子技术应用第6期
刘森态，庞 宇，魏 东
重庆邮电大学 光电工程学院，重庆400065
摘要： 随着芯片复杂度增加，芯片验证在设计流程中所消耗时间也不断提高。针对传统验证平台重用性差、覆盖率低，通过使用通用验证方法学(Universal Verification Methodology，UVM)设计Wishbone-SPI验证平台，用UVM组件灵活地搭建验证平台，完成标准的验证框架，设计受约束随机激励，自动统计功能覆盖率。仿真结果显示，该验证平台功能覆盖率达到100%，并表明该平台具有良好的可配置性与可重用性。
關(guān)鍵詞： UVM SPI Wishbone 验证平台
中圖分類號： TN402
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.212337
中文引用格式： 劉森態(tài)，龐宇，魏東. 基于UVM的Wishbone-SPI驗證平臺設(shè)計[J].電子技術(shù)應(yīng)用，2022，48(6)：36-41.
英文引用格式： Liu Sentai，Pang Yu，Wei Dong. Design of Wishbone-SPI verification platform based on UVM[J]. Application of Electronic Technique，2022，48(6)：36-41.
Design of Wishbone-SPI verification platform based on UVM
Liu Sentai，Pang Yu，Wei Dong
Chongqing University of Posts and Telecommunications，Chongqing 400065，China
Abstract： As the complexity of the chip increases, the time it takes to verify the chip in the design process continues to increase. Aiming at the poor reusability and low coverage of traditional verification platforms, this paper uses Universal Verification Methodology(UVM) to design the Wishbone-SPI verification platform, uses UVM components to flexibly build the verification platform, completes the standard verification framework, and designs constrained random stimulus, automatically counting function coverage. The simulation results show that the functional coverage of the verification platform reaches 100%, and shows that the platform has good configurability and reusability.
Key words : UVM；SPI；Wishbone；verification platform

0 引言

    基于TestBench的傳統(tǒng)芯片驗證方法，對人員的驗證經(jīng)驗要求高，且平臺可移植性差，難達(dá)到預(yù)期覆蓋率，不適于快速迭代芯片設(shè)計市場[1]。目前，UVM已是IC驗證領(lǐng)域主流的方式，它由SystemVerilog語言編寫，具有面向?qū)ο?Object Oriented Programming，OOP)的特點，擁有豐富的組件和基類，完善的通信機(jī)制，繼承并克服開源驗證方法(Open Verifcation Methodology，OVM)沒有寄存器的解決方案，可以根據(jù)驗證需求，快速地搭建工程[2-3]。

    串行外設(shè)接口SPI(Serial Peripheral Interface)是由Motorola公司定義一種單主機(jī)多從機(jī)全雙工的模式通信，協(xié)議標(biāo)準(zhǔn)下由主入從出數(shù)據(jù)線(Master Input Slave Output，MISO)、主出從輸入數(shù)據(jù)線(Master Output Slave Input，MOSI)、串行時鐘信號線(Serial Clock，SCK)和從機(jī)選擇信號線(Slave Select，SS)共4種引腳組成。該接口可與模數(shù)轉(zhuǎn)換器DAC、數(shù)模轉(zhuǎn)換器DAC和外部存儲器等芯片通信，是SoC(System on Chip)最主要的外設(shè)接口之一。




本文詳細(xì)內(nèi)容請下載：http://m.ihrv.cn/resource/share/2000004416。




作者信息：

劉森態(tài)，龐  宇，魏  東

(重慶郵電大學(xué) 光電工程學(xué)院，重慶400065)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。