《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > EDA与制造 > 设计应用 > 面向芯片设计的Python系统级自动化工具开发
面向芯片设计的Python系统级自动化工具开发
电子技术应用
陈三伟，李进财，张婷，邱丹，江林
中国电子科技集团公司第五十八研究所
摘要： 近年来，随着技术的快速发展，芯片的功能日益复杂化，其集成度也在持续提升。芯片系统级设计成为了芯片开发中的关键环节，它要求将CPU、总线、存储器以及各类外设等众多子系统集成到一起，并确保这些不同的组件可以无缝通信和正确协同工作，系统顶层的集成工作非常繁琐且易错。为了减少传统手动管理的方式带来的效率低和风险高等问题，介绍了一种利用Python开发的自动化设计工具应用于系统集成的方式，并探讨了该工具在自动化集成过程中所展现的显著优势。
中圖分類號：TN402 文獻標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.245084
中文引用格式： 陳三偉，李進財，張婷，等. 面向芯片設(shè)計的Python系統(tǒng)級自動化工具開發(fā)[J]. 電子技術(shù)應(yīng)用，2024，50(10)：14-17.
英文引用格式： Chen Sanwei，Li Jincai，Zhang Ting，et al. Development of Python-based system-level automation tools for chip design[J]. Application of Electronic Technique，2024，50(10)：14-17.
Development of Python-based system-level automation tools for chip design
Chen Sanwei，Li Jincai，Zhang Ting，Qiu Dan，Jiang Lin
No.58 Research Institute of China Electronics Technology Group Corporation
Abstract： In recent years, with rapid development of technology, the functionality of chips has become increasingly complex and their integration levels have continuously risen. System-level design has emerged as a critical aspect of chip development, requiring the integration of numerous subsystems such as CPUs, buses, memory, and various peripherals. These different components must be seamlessly interconnected and work in concert, a task which is both tedious and prone to error at the system's top level. To reduce the inefficiencies and high risks associated with traditional manual management, this paper introduces an automated design tool developed using Python that is applied to system integration. It also explores the significant advantages presented by the tool during the automation of the integration process.
Key words : automated design；Python；chip；system-level design；tool development

引言

隨著技術(shù)進步，芯片設(shè)計的復(fù)雜度也在不斷增加，系統(tǒng)級設(shè)計逐漸成為非常關(guān)鍵的一環(huán)。在這個層面，設(shè)計人員需要詳盡考慮系統(tǒng)結(jié)構(gòu)的層次性，數(shù)據(jù)流動的方向性，以及性能、功耗、面積等關(guān)鍵參數(shù)。這個設(shè)計過程不僅要求設(shè)計者具有高水平的技術(shù)能力，還需要良好的管理與團隊協(xié)作能力。設(shè)計完成后，下一步挑戰(zhàn)則是準(zhǔn)確地將設(shè)計轉(zhuǎn)化為代碼。

如果一個系統(tǒng)擁有數(shù)十個子模塊，數(shù)百個IO（Input/Output）接口，再加上復(fù)雜多變的功能關(guān)系，如何將設(shè)計文檔中包含的規(guī)格書和表格轉(zhuǎn)換為代碼通常是一個具有挑戰(zhàn)性的任務(wù)。由于事情的規(guī)模一旦擴大，復(fù)雜度就會增加。細節(jié)的堆積，意味著疏漏的風(fēng)險也會提高。我們意識到代碼實現(xiàn)過程中非常容易出錯，因此采用了加強檢查，諸如各種工具先語法檢查，接著系統(tǒng)驗證盡力覆蓋到各種場景。鑒于設(shè)計中的規(guī)模和錯誤具有一定的正相關(guān)性，高覆蓋率的檢查和驗證是任何項目都必需的。

系統(tǒng)頂層設(shè)計的多變性，例如可能需要進行分階段驗證，F(xiàn)PGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）原型驗證，需求可能會有變動，內(nèi)部模塊或IP（Intellectual Property）可能會出現(xiàn)變動，IO復(fù)用方式可能需調(diào)整等，使系統(tǒng)級設(shè)計更具挑戰(zhàn)性。


本文詳細內(nèi)容請下載：

http://m.ihrv.cn/resource/share/2000006172


作者信息：

陳三偉，李進財，張婷，邱丹，江林

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。