《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 嵌入式技术 > 设计应用 > 一种PCIe转RapidIO扩展卡设计与实现
一种PCIe转RapidIO扩展卡设计与实现
电子技术应用
张恒，王琪，郁文君
中国电子科技集团公司第五十八研究所
摘要： RapidIO总线是一种广泛应用于嵌入式系统内部互联的高性能互联总线，具有高带宽、低延迟、支持多处理器等特征。针对目前市面上大多数处理器不支持RapidIO 总线的问题，基于国产PCIe转RapidIO控制器设计了一款PCIe扩展卡，详细介绍了该PCIe扩展卡各模块硬件设计方案，并搭建测试环境对RapidIO总线的眼图和DMA传输性能进行测试。经测试，当RapidIO总线传输速率配置为5 Gb/s时，RapidIO总线DMA读写速率分别为1 677 MB/s 和1 711 MB/s。
中圖分類號：TN92 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.245160
中文引用格式： 張恒，王琪，郁文君. 一種PCIe轉(zhuǎn)RapidIO擴展卡設(shè)計與實現(xiàn)[J]. 電子技術(shù)應(yīng)用，2024，50(10)：110-114.
英文引用格式： Zhang Heng，Wang Qi，Yu Wenjun. Design and implementation of a PCIe-to-RapidIO add-in card[J]. Application of Electronic Technique，2024，50(10)：110-114.
Design and implementation of a PCIe-to-RapidIO add-in card
Zhang Heng，Wang Qi，Yu Wenjun
The 58th Research Institute of China Electronics Technology Group
Abstract： RapidIO bus is a high-performance interconnect bus which is widely used in embedded systems. It has the characteristics of high bandwidth, low latency, and multiple processors supported. In response to the problem that most processors on the market currently don’t support the RapidIO bus, a PCIe add-in card based on domestic PCIe to RapidIO controller was designed. The hardware design of each module of the PCIe add-in card was introduced in detail, and a testing environment was built to test the eye diagram and DMA transmission rate of the RapidIO bus. By testing, when the transfer rate of the RapidIO bus is configured as 5 Gb/s, the DMA read and DMA write rates of the RapidIO bus are 1 677 MB/s and 1 711 MB/s, respectively.
Key words : RapidIO bus；PCIe；PCIe to RapidIO controller；eye diagram；DMA transmission

引言

隨著嵌入式系統(tǒng)的不斷發(fā)展，芯片到芯片、板卡到板卡之間的互連對帶寬、成本、靈活性及可靠性的要求越來越高。嵌入式系統(tǒng)目前常用的互連方式主要有千兆以太網(wǎng)互連、外圍組件互連高速（Peripheral Component Interconnect express，PCIe）總線互連和快速輸入輸出（Rapid Input Output，RapidIO）總線互連。其中千兆以太網(wǎng)互連存在延時大、軟件協(xié)議開銷大和帶寬不足等缺點；而PCIe總線是采用主從模式的樹形拓撲，不支持多設(shè)備間數(shù)據(jù)交換，更適合組建平行通信網(wǎng)絡(luò)。RapidIO總線是由Motorola和Mercury等公司提出的一種滿足高性能嵌入式系統(tǒng)需求的開放式互連技術(shù)標準，具有高帶寬、低延遲、支持多處理器等特征，比千兆以太網(wǎng)能提供更高的傳輸速率，比PCIe總線更適合組建平行通信網(wǎng)絡(luò)，具有更強的互聯(lián)性和兼容性。RapidIO總線具有硬件重傳機制，同時支持直接內(nèi)存訪問（Direct Memory Access，DMA） Doorbell和Message操作等，可用于點對點互連，也可采用交叉交換的拓撲結(jié)構(gòu)實現(xiàn)多設(shè)備間的數(shù)據(jù)交換[1-9]。

鑒于目前市面上大部分處理器不支持RapidIO 總線[10-11]，本文以國產(chǎn)PCIe轉(zhuǎn)RapidIO控制器為核心，設(shè)計了一種PCIe轉(zhuǎn)RapidIO擴展卡，通過該擴展卡可以把不支持RapidIO 總線的處理器通過RapidIO網(wǎng)絡(luò)集群到一起，組成一個強大的分布式計算機系統(tǒng)。


本文詳細內(nèi)容請下載：

http://m.ihrv.cn/resource/share/2000006188


作者信息：

張恒，王琪，郁文君

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214072）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。