11月17日消息，隨著全球對于高性能計算（HPC）及人工智能（AI）芯片需求的持續(xù)增長，也推動了對于臺積電CoWoS（Chip on Wafer on Substrate）先進封裝產能的需求暴漲，雖然臺積電持續(xù)擴大產能，但依然是難以滿足市場需求，成為了限制HPC及AI芯片產能的另一關鍵瓶頸。這也使得部分客戶考慮尋求臺積電CoWoS以外的替代方案，其中就包括英特爾的先進封裝技術。

據(jù)外媒wccftech報道，蘋果公司與高通公司在新的職位招聘要求中，都明確列出了需要英特爾的EMIB 與Foveros 等先進封裝技術經驗，顯示多家大廠正尋求CoWoS 以外的替代方案，以應對HPC與AI芯片需求快速增長下的產能瓶頸。

報道顯示，蘋果公司正在招聘的DRAM 封裝工程師，職位要求熟悉CoWoS、EMIB、SoIC 與PoP 等先進封裝技術。而高通招聘的數(shù)據(jù)中心事業(yè)部的產品管理主管職位要求，也將Intel EMIB技術列為重要技能之一。

分析認為，由于臺積電CoWoS產能目前主要被英偉達、AMD 與大型云端客戶包攬，新客戶的排單彈性有限，使得其他芯片大廠開始積極評估其他先進封裝技術，而在先進封裝技術領域，英特爾的技術實力與臺積電相當。英特爾高管過此前也多次強調，其Foveros 與EMIB 已取得多家客戶的興趣，并具備量產能力。

根據(jù)英特爾公布的資料顯示，其先進封裝技術主要分：2.5D 的EMIB（Embedded Multi-Die Interconnect Bridge）以及3D 的Foveros。

其中，EMIB前者采用嵌入式硅橋，能讓多顆芯片水平整合，不需大型硅中介層，是英特爾Xeon Max與數(shù)據(jù)中心GPU Max 系列采用的關鍵技術。Foveros 則是通過 TSV（硅通孔） 與銅柱進行異質垂直堆疊，使頂層芯片不受基底芯片尺寸限制，適合移動處理器與定制化AI 加速器，包括Meteor Lake、Arrow Lake 與Lunar Lake 均將采用此技術。

業(yè)界普遍關注的臺積電CoWoS則屬于2.5D 大型硅中介層封裝，是目前支持最多顆HBM 堆疊、也是AI GPU 最主要采用的技術。與英特爾的兩項方案相比，CoWoS 成熟度高、產能規(guī)模最大，并擁有廣泛的HPC/GPU 客戶，因此仍是市場主流。

簡單來看，三大技術在設計與定位上各有不同：

EMIB（Intel）：2.5D 小型硅橋，適合邏輯芯片與HBM 的橫向整合，成本較低、散熱佳
Foveros（Intel）：3D 垂直堆疊，可混合不同制程工藝，具有高密度與省電特性。
CoWoS（臺積電）：2.5D 大型硅中介層平臺，是AI GPU 采用最多的主流方案，支持高端HBM 配置。

市場人士指出，雖然CoWoS 仍占據(jù)先進封裝主導地位，但隨著AI、數(shù)據(jù)中心與定制化芯片需求加速攀升，各大芯片公司都在尋找新的供應鏈組合。蘋果與高通此次在招聘要求上明確點名英特爾技術，被視為產業(yè)開始多元布局的信號，也意味著未來先進封裝供應鏈將從單一依賴CoWoS，逐漸走向“雙供應模式”的可能。