12 月 24 日消息，科技媒體 Wccftech 昨日（12 月 23 日）發(fā)布博文，報道稱英特爾針對高性能計算（HPC）和 AI 數據中心場景，展示其在大規(guī)模芯片封裝領域的最新成果，能夠構建超過傳統(tǒng)光罩尺寸 12 倍的超大芯片。

光罩極限（Reticle Limit）芯片制造中光刻機單次曝光的最大面積，突破此極限（如 >12x）意味著通過拼接技術制造出比傳統(tǒng)單顆芯片大得多的巨型芯片。

援引博文介紹，英特爾針對未來算力需求，設計展示了兩種概念架構：一種集成了 4 個計算模塊與 12 個 HBM 內存位點，另一種則更為激進，集成了 16 個計算模塊與 24 個 HBM 位點。

這些設計顯示出英特爾在爭奪 AI 和數據中心市場方面的決心，不僅在規(guī)模上超越現有標準，更直接對標臺積電的 CoWoS 解決方案（目前規(guī)劃為 9.5 倍光罩尺寸）。

該封裝方案采用了精密的 3D 堆疊結構。底層基礎晶圓（Base Die）采用 Intel 18A-PT 工藝制造，該工藝為提升邏輯密度和電源穩(wěn)定性，引入了背面供電技術（Backside Power）。

傳統(tǒng)芯片是從正面給晶體管供電，線路復雜且干擾信號。背面供電就像把房子的電線全部埋在地下，給地面的房間（晶體管）騰出更多空間傳輸數據。

基礎晶圓內集成了大量 SRAM 緩存，其設計思路與“Clearwater Forest”處理器類似。Clearwater Forest 采用 18A 工藝節(jié)點制造，其三單元基片方案中集成了 576 MB 的 L3 緩存。Clearwater Forest 的基片采用 Intel 3 工藝技術制造，因此我們可以預期 Intel 18A-PT 將進一步優(yōu)化并增加未來芯片中 SRAM 的數量。

基礎 Tile 之上是主計算 Tile，采用 Intel 14A 或 14A-E 工藝制造，包含 AI 引擎或 CPU 核心。

兩者通過 Foveros Direct 3D 技術進行垂直互連，利用混合鍵合（Hybrid Bonding）實現了極小間距的高速通信。

為解決多芯片間的通信瓶頸，英特爾部署了下一代 EMIB-T（嵌入式多芯片互連橋接）技術。該技術引入了硅通孔（TSV），大幅提升了帶寬并支持更大規(guī)模的模塊集成。

注：EMIB-T 相當于在芯片之間修了一座“高速立體高架橋”，不僅能水平連接，還能通過硅通孔（TSV）進行垂直連接。

在存儲方面，該方案展現了極高的兼容性，支持 HBM3、HBM4 乃至未來的 HBM5 標準。頂層芯片設計可容納多達 24 個 HBM 位點，或集成 48 個 LPDDR5x 控制器，這種極高的內存密度將為處理大規(guī)模 AI 模型和數據中心工作負載提供關鍵支撐。

該媒體解讀認為，此次技術展示不僅僅是工程能力的秀場，更是英特爾代工服務（Intel Foundry）爭取外部客戶的關鍵信號。雖然 18A 節(jié)點主要用于英特爾自家產品，但 14A 節(jié)點被明確設計為面向第三方客戶的開放工藝。

英特爾正通過展示這種高度可擴展的封裝生態(tài)系統(tǒng)，試圖證明其在制造和封裝領域的領先地位，以期在經歷了 Ponte Vecchio 等項目的挫折后，憑借 Jaguar Shores 等未來產品及代工訂單重回巔峰。