12 月 25 日消息，韓國(guó)半導(dǎo)體工程師學(xué)會(huì)在其發(fā)布的《2026 年半導(dǎo)體技術(shù)路線圖》中，公布了未來(lái) 15 年硅基半導(dǎo)體技術(shù)的發(fā)展預(yù)測(cè)。三星近期才剛推出全球首款 2 納米全環(huán)繞柵極（GAA）芯片 ——Exynos 2600，而路線圖預(yù)計(jì)，到 2040 年半導(dǎo)體電路制程將突破至 0.2 納米，正式邁入埃米級(jí)（?）技術(shù)時(shí)代。不過，從當(dāng)下到未來(lái)的 15 年間，行業(yè)仍需攻克諸多難題，實(shí)現(xiàn) 1 納米以下晶圓制程的目標(biāo)道阻且長(zhǎng)。

據(jù) ETNews 報(bào)道，該技術(shù)路線圖的核心目標(biāo)是助力提升半導(dǎo)體領(lǐng)域的長(zhǎng)期技術(shù)與產(chǎn)業(yè)競(jìng)爭(zhēng)力、推動(dòng)學(xué)術(shù)研究落地、完善人才培養(yǎng)體系。路線圖重點(diǎn)聚焦九大核心技術(shù)方向，分別為：半導(dǎo)體器件與制造工藝、人工智能半導(dǎo)體、光互連半導(dǎo)體、無(wú)線連接半導(dǎo)體傳感器、有線連接半導(dǎo)體、功率集成電路模塊（PI M）、芯片封裝技術(shù)以及量子計(jì)算。

據(jù)了解，目前，三星的 2 納米 GAA 技術(shù)代表著全球光刻制程的最高水平。據(jù)悉，這家韓國(guó)科技巨頭已在規(guī)劃該工藝的迭代升級(jí)方案：不僅完成了第二代 2 納米 GAA 工藝節(jié)點(diǎn)的基礎(chǔ)設(shè)計(jì)，還計(jì)劃在兩年內(nèi)落地第三代 2 納米 GAA 技術(shù) ——SF2P + 工藝。路線圖指出，到 2040 年，0.2 納米制程將采用互補(bǔ)場(chǎng)效應(yīng)晶體管（CFET）的全新晶體管架構(gòu)，并搭配單片式 3D 芯片設(shè)計(jì)方案。

作為韓國(guó)下一代半導(dǎo)體制造領(lǐng)域的領(lǐng)軍企業(yè)，三星已組建專項(xiàng)團(tuán)隊(duì)，啟動(dòng) 1 納米芯片的研發(fā)工作，目標(biāo)在 2029 年實(shí)現(xiàn)量產(chǎn)。這些技術(shù)突破不僅將應(yīng)用于移動(dòng)終端的系統(tǒng)級(jí)芯片（SoC），還將賦能存儲(chǔ)芯片領(lǐng)域：DRAM 內(nèi)存的電路制程將從目前的 11 納米縮減至 6 納米；高帶寬內(nèi)存（HBM）則有望實(shí)現(xiàn)跨越式升級(jí)，從現(xiàn)有的 12 層堆疊、2TB/s 帶寬，提升至 30 層堆疊、128TB/s 帶寬。

在 NAND 閃存領(lǐng)域，SK 海力士已研發(fā)出 321 層堆疊的 QLC 技術(shù)，而技術(shù)路線圖預(yù)測(cè)，未來(lái)該領(lǐng)域?qū)?shí)現(xiàn) 2000 層堆疊的 QLC NAND 閃存。此外，當(dāng)前的人工智能處理器算力最高可達(dá) 10 TOPS（每秒萬(wàn)億次運(yùn)算），路線圖預(yù)計(jì)，15 年后的 AI 芯片將實(shí)現(xiàn)算力大幅躍升：用于模型訓(xùn)練的芯片算力可達(dá) 1000 TOPS，用于推理任務(wù)的芯片算力也將達(dá)到 100 TOPS。