《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 人工智能 > 设计应用 > 智能芯片IP软核的质量评测方法研究
智能芯片IP软核的质量评测方法研究
电子技术应用
陈容1，陈岚1，李锟2，李苗3，温孝谦2，陆仁杰1，秦兆慧1，王亚丽1
1.中国科学院微电子研究所；2.中国电子技术标准化研究院；3.中国电子科技集团公司智能院信息科学研究院
摘要： 针对IP（Intellectual Property）软核的广泛复用带来的质量管控挑战，从现有的IP核交付项质量评测出发，面向智能芯片特殊需求，构建了一套细致全面的主客观结合的IP软核综合质量评价体系。选取了主流的神经网络处理器单元软核对所提出的评价策略进行实证分析与验证，结果表明该评价体系能有效识别IP软核的优势与不足，为智能芯片IP软核的设计、优化、交付与选型提供了重要参考依据。
中圖分類號：TN406 文獻標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.256805
中文引用格式： 陳容，陳嵐，李錕，等. 智能芯片IP軟核的質(zhì)量評測方法研究[J]. 電子技術(shù)應(yīng)用，2026，52(1)：28-32.
英文引用格式： Chen Rong，Chen Lan，Li Kun，et al. Research on quality evaluation method of smart chip IP soft core[J]. Application of Electronic Technique，2026，52(1)：28-32.
Research on quality evaluation method of smart chip IP soft core
Chen Rong1，Chen Lan1，Li Kun2，Li Miao3，Wen Xiaoqian2，Lu Renjie1，Qin Zhaohui1，Wang Yali1
1.Institute of Microelectronics of the Chinese Academy of Sciences；2.China Electronics Standardization Institute （CESI）；3.Information Science Academy of China Electronics Technology Group Corporation
Abstract： In response to the quality control challenges brought about by the widespread reuse of IP (Intellectual Property) soft cores, this article started from the existing quality evaluation of IP core delivery items, targeted the special needs of smart chips, and constructed a detailed and comprehensive IP soft core quality evaluation system, taking into account both subjective and objective quality. The mainstream neural network processor unit soft core was selected for empirical analysis and verification of the proposed evaluation strategy. The results showed that the evaluation system can effectively identify the advantages and disadvantages of IP soft cores, providing important reference for the design, optimization, delivery, and selection of smart chip IP soft cores.
Key words : smart chip；intellectual property soft core；quality evaluation；integrated circuit

引言

近年來，隨著人工智能、物聯(lián)網(wǎng)和5G技術(shù)的爆發(fā)式增長，集成電路設(shè)計復(fù)雜度呈指數(shù)級攀升，為了應(yīng)對復(fù)雜的功能需求并縮短產(chǎn)品設(shè)計周期，現(xiàn)代芯片設(shè)計流程所采用的解決方案是IP(Intellectual Property)復(fù)用[1-3]。IP核按照固化程度可分成三類：軟核、固核和硬核。其中，軟核以寄存器傳輸級（Register-Transfer Level,RTL）代碼的形式進行交付，具有最高的配置靈活性。在智能芯片的設(shè)計流程中，IP軟核可根據(jù)需求進行功能和性能方面的定制，且不受工藝平臺限制，得到了廣泛的應(yīng)用。

與傳統(tǒng)的通用處理器芯片不同的是，智能芯片具有更強的任務(wù)專用性與計算能力，主要用于實現(xiàn)某些特定的AI任務(wù)的高效處理，這類芯片通常伴隨著對更緊湊的設(shè)計周期、更高的定制化程度以及更高的設(shè)計復(fù)用能力的需求[4]。而IP核的復(fù)用會帶來功能缺陷的放大效應(yīng)，任何微小的缺陷都會隨著復(fù)用擴散至所有采用該IP核的片上系統(tǒng)（System on Chip,SoC）設(shè)計中，帶來嚴(yán)重的系統(tǒng)性風(fēng)險[5]。故IP軟核的質(zhì)量問題是智能芯片設(shè)計流程中值得關(guān)注的問題，其可靠性、兼容性與安全性直接關(guān)乎最終芯片的功能正確性與市場競爭力。質(zhì)量評測不僅是對IP軟核功能正確性的驗證，更是對其性能、穩(wěn)定性、安全性和合規(guī)性的全面考量。通過嚴(yán)格的質(zhì)量評測，可以及早發(fā)現(xiàn)IP軟核中潛在的問題，并進行針對性的優(yōu)化和改進，從而確保智能芯片的整體質(zhì)量和性能。

因此，建立一套科學(xué)、結(jié)構(gòu)化、可擴展的IP軟核質(zhì)量評價體系具有重要的現(xiàn)實意義和工程價值。本文提出了一個面向智能芯片的IP軟核質(zhì)量評價框架策略，通過本研究，期望能夠推動IP軟核質(zhì)量評估法的標(biāo)準(zhǔn)化和工程落地，為智能芯片開發(fā)流程提供更具可靠性和可控性的技術(shù)支撐。


本文詳細內(nèi)容請下載：

http://m.ihrv.cn/resource/share/2000006908


作者信息：

陳容1，陳嵐1，李錕2，李苗3，溫孝謙2，陸仁杰1，秦兆慧1，王亞麗1

（1.中國科學(xué)院微電子研究所，北京 100029；

2.中國電子技術(shù)標(biāo)準(zhǔn)化研究院，北京 100007；

3.中國電子科技集團公司智能院信息科學(xué)研究院，北京 100043）


官方訂閱.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。