陳新光 李翔宇 孫義和 清華大學(xué)微電子學(xué)研究所(北京 100084)

引言

粒子探測(cè)系統(tǒng)是用于獲取基本粒子的能量或時(shí)間等信息的信號(hào)采集、處理系統(tǒng)，廣泛應(yīng)用于高能物理、核物理、深空探測(cè)等輻射檢測(cè)中，是粒子物理等基礎(chǔ)學(xué)科研究的主要實(shí)驗(yàn)裝置，同時(shí)普遍存在于核醫(yī)學(xué)、交通安保等應(yīng)用核技術(shù)的生產(chǎn)生活領(lǐng)域。粒子探測(cè)器讀出電路" title="讀出電路">讀出電路是核電子學(xué)中很重要的一類電路系統(tǒng)，它讀取來自核探測(cè)器的電荷信號(hào)，通過處理得到入射粒子的能量、時(shí)間和位置信息 [1]。

由于數(shù)字電路的發(fā)展，在上世紀(jì)九十年代，人們基于數(shù)字信號(hào)處理技術(shù)提出了新的脈沖能譜分析技術(shù)和系統(tǒng)，基于數(shù)字信號(hào)處理的讀出電路最大的好處在于其能更靈活地綜合成各種最佳濾波器，從而達(dá)到最高的信躁比，得到更好的能量分辨率[2]，而這些濾波器有些是很難或者是不可能通過模擬電路實(shí)現(xiàn)的。

梯形濾波成形算法" title="梯形濾波成形算法">梯形濾波成形算法，是將輸入的階躍信號(hào)或者指數(shù)衰減信號(hào)成形為梯形脈沖輸出，當(dāng)只考慮電壓噪聲和電流噪聲時(shí)，且探測(cè)器電荷的收集時(shí)間不為零時(shí)，已經(jīng)證明，梯形濾波器是最優(yōu)濾波器[3]，并且適合用數(shù)字方法實(shí)現(xiàn) [4]。本文給出了一種數(shù)字梯形濾波器的優(yōu)化的結(jié)構(gòu)設(shè)計(jì)方法。



數(shù)字梯形濾波器的整體結(jié)構(gòu)

針對(duì)讀出電路前置放大器輸出為指數(shù)衰減的情形，數(shù)字梯形濾波器的原理如圖1所示，它是將指數(shù)衰減的輸入信號(hào)轉(zhuǎn)換為梯形脈沖，其傳遞函數(shù)如下式所示。

()()()()()11211111klzBzzzGHzkz−−−−−−−−=− (1)

其中，F(xiàn)τ為輸入指數(shù)信號(hào)的衰減時(shí)間常數(shù);()sFexpBtτ=−為離散化參數(shù)，G為梯形濾波器的增益;梯形的上升沿寬度為k，上升沿與平頂寬度之和為l，因此平頂寬度為l-k。ts為對(duì)系統(tǒng)的采樣周期。實(shí)際使用中， 由前放反饋回路RF-CF的值或?qū)嶒?yàn)預(yù)先確定，斜邊長度k由噪聲特性確定，所以必須根據(jù)不同的噪聲環(huán)境調(diào)整斜邊長度k，而平頂寬度則取決于探測(cè)器的電荷收集時(shí)間tC(前放輸出上升時(shí)間)[5]。

很明顯，可以將濾波器分解成四個(gè)子模塊，其傳遞函數(shù)可以表示為：


其中：



這樣分解的目的是降低了系統(tǒng)設(shè)計(jì)的復(fù)雜度，對(duì)整個(gè)濾波器采用一種結(jié)構(gòu)形式來實(shí)現(xiàn)是不可能的，而且需要的運(yùn)算資源太多，很難找到最優(yōu)的結(jié)構(gòu)，所以一般采用簡單的子模塊并聯(lián)或者是級(jí)聯(lián)的方法來實(shí)現(xiàn)復(fù)雜的濾波器的結(jié)構(gòu)。多個(gè)子模塊級(jí)聯(lián)存在一個(gè)級(jí)聯(lián)順序的問題，一般來說，要求出最佳配對(duì)和級(jí)聯(lián)次序是很難的，但是可以通過遵循一些簡單的規(guī)則就幾乎可以得到好的結(jié)果，這些規(guī)則主要是為了避免具有高的峰值增益的子系統(tǒng)，因?yàn)樗鼈兛赡軙?huì)引起溢出，并且可能把量化噪聲擴(kuò)大[6]。在我們這個(gè)具體應(yīng)用中，()1Hz的輸出是會(huì)產(chǎn)生溢出，但是經(jīng)過分析這個(gè)溢出對(duì)運(yùn)算結(jié)果沒有影響，所以可以把()1Hz安排在第一級(jí)，而為了避免剩下的積分單元產(chǎn)生溢出，把積分單元()4Hz安排在最后一級(jí)，其他兩個(gè)的模塊的結(jié)構(gòu)一樣，先后次序沒什么影響，這樣，確定了梯形濾波器各個(gè)子模塊的次序。



對(duì)四個(gè)子模塊單獨(dú)設(shè)計(jì)，再級(jí)聯(lián)就可以得到整個(gè)濾波器的整體結(jié)構(gòu)，最終的濾波器整體結(jié)構(gòu)如圖2所示，下面詳細(xì)介紹各個(gè)模塊的設(shè)計(jì)。

H1(z)的結(jié)構(gòu)設(shè)計(jì)

結(jié)構(gòu)設(shè)計(jì)指的是將線性常系數(shù)差分方程描述的系統(tǒng)用加法、乘以系數(shù)和延遲等基本運(yùn)算模塊的互聯(lián)所組成的結(jié)構(gòu)來表示。不同的結(jié)構(gòu)，不僅需要的資源是不一樣的，更重要的是，在數(shù)值精度有限的時(shí)候，它們?cè)谛阅苌峡赡苡泻艽蟮牟町?，這個(gè)也是為什么要結(jié)構(gòu)設(shè)計(jì)的原因。

濾波器的結(jié)構(gòu)有很多形式，例如對(duì)于IIR濾波器，就有直接Ⅰ型、直接Ⅱ型以及他們的轉(zhuǎn)置形式，而這些形式又可以通過級(jí)聯(lián)和并聯(lián)組成更加復(fù)雜的結(jié)構(gòu)。這些結(jié)構(gòu)之間的差別在于：

1. 直接Ⅰ型和直接Ⅱ型所需要的延遲單元數(shù)目為傳遞函數(shù)中分子和分母延遲單元數(shù)目之和，而它們的轉(zhuǎn)置形式所需要的延遲單元數(shù)目為分子分母中延遲單元數(shù)目的最大者，所以直接Ⅰ型的轉(zhuǎn)置形式和直接Ⅱ型的轉(zhuǎn)置形式所需要的延遲單元較少。

2. 直接Ⅰ型的轉(zhuǎn)置形式和直接Ⅱ型的極點(diǎn)實(shí)現(xiàn)在前面，直接Ⅰ型和直接Ⅱ型的轉(zhuǎn)置形式的則相反，零點(diǎn)實(shí)現(xiàn)在前面。實(shí)現(xiàn)一個(gè)極點(diǎn)相當(dāng)于積分操作，輸出有可能產(chǎn)生溢出，而零點(diǎn)相當(dāng)于微分操作，輸出可能產(chǎn)生較大的截?cái)嗾`差。這樣，他們的先后次序?qū)ο到y(tǒng)性能影響很大，需要根據(jù)輸入信號(hào)的形式選擇零極點(diǎn)的實(shí)現(xiàn)次序。

對(duì)于()1Hz子模塊，它有一個(gè)極點(diǎn)和一個(gè)零點(diǎn)，輸入信號(hào)是指數(shù)衰減信號(hào)，如果先實(shí)現(xiàn)極點(diǎn)，那么就相當(dāng)于對(duì)輸入的指數(shù)衰減信號(hào)積分，必然會(huì)產(chǎn)生溢出，得到錯(cuò)誤的結(jié)果，所以只能采用先實(shí)現(xiàn)零點(diǎn)的方式，也就是選擇直接Ⅰ型或者是直接Ⅱ型的轉(zhuǎn)置形式，考慮到減小延遲單元的個(gè)數(shù)，選擇直接Ⅱ型的轉(zhuǎn)置形式作為()1Hz子模塊的實(shí)現(xiàn)結(jié)構(gòu)，得到其結(jié)構(gòu)圖如圖3所示。

延遲數(shù)可調(diào)的延遲模塊設(shè)計(jì)

在子模塊H2(z)，H3(z)中，都含有延遲數(shù)很大的延遲單元kz−，lz−，為了適應(yīng)不同的噪聲環(huán)境，還需要延遲數(shù)目k，l是可調(diào)的，其實(shí)現(xiàn)結(jié)構(gòu)如圖4所示：

如圖4所示，延遲模塊的核心是一個(gè)雙口RAM，但是數(shù)據(jù)不是在寄存器中流動(dòng)，而是通過改變寫和讀的地址來實(shí)現(xiàn)延遲的，它的實(shí)現(xiàn)原理可以總結(jié)為以下幾點(diǎn)：

● 通過輸入地址計(jì)數(shù)器控制依次寫入數(shù)據(jù);

● 通過輸出地址計(jì)數(shù)器控制依次讀出數(shù)據(jù);

● 延遲單元個(gè)數(shù)由異步復(fù)位時(shí)對(duì)輸入地址計(jì)數(shù)器和輸出地址計(jì)數(shù)器賦初值的差異來確定。

● 由于輸出不能有不確定的值，所以在每一次復(fù)位之后，如果輸出地址計(jì)數(shù)器所指向的存儲(chǔ)單元的值不確定，就輸出0，否則輸出地址計(jì)數(shù)器所指向的存儲(chǔ)單元的值。這個(gè)需要一個(gè)復(fù)位計(jì)數(shù)器來控制是輸出0還是­M中的值。

這樣，只需要在復(fù)位之前設(shè)定 DelayNum的值，就可以在復(fù)位的時(shí)候?qū)斎氲刂酚?jì)數(shù)器和輸出地址計(jì)數(shù)器賦值來設(shè)定延遲單元的延遲數(shù)為DelauNum。而且，這樣的實(shí)現(xiàn)方式對(duì)于降低功耗也是是很有作用的，例如，對(duì)于一個(gè)延遲數(shù)是100的延遲單元，如果采用一般的實(shí)現(xiàn)方式，數(shù)據(jù)在寄存器中流動(dòng)，那么每個(gè)時(shí)鐘觸發(fā)沿有100個(gè)寄存器需要讀寫，而采用上面所用的方式，只需要對(duì)兩個(gè)寄存器指向的RAM單元讀寫就可以了，雖然增加了一些外圍控制電路，但是開銷相對(duì)很少。此外，由于可以采用工藝廠商提供的雙口RAM宏單元，相對(duì)于寄存器組實(shí)現(xiàn)方式，可以大幅度降低芯片的面積和功耗。





H4(z)的實(shí)現(xiàn)結(jié)構(gòu)

對(duì)于模塊H4(z)，它包括了一個(gè)比例因子，積分器單元和一個(gè)延遲單元，它的結(jié)構(gòu)很簡單，可以采用如()1Hz同樣的結(jié)構(gòu)，即直接Ⅱ型的轉(zhuǎn)置形式，這樣可以把積分器和延遲單元放入同一個(gè)結(jié)構(gòu)，可以減少一個(gè)延遲單元;另外可以調(diào)整濾波器增益G的值使得比例因子Gk的值為2-n，這樣，可以通過數(shù)據(jù)轉(zhuǎn)換的方法來實(shí)現(xiàn)除法，例如，如果積分器的輸出是20位，而通過數(shù)據(jù)轉(zhuǎn)換只取其高14位作為濾波器的輸出，那么就相當(dāng)于除以64了，這樣就不需要除法器或者是乘法器這樣的運(yùn)算單元來實(shí)現(xiàn)了，而且這只是改變了濾波器的增益，對(duì)濾波器的性能沒有影響。

實(shí)驗(yàn)結(jié)果

本文所介紹的數(shù)字梯形濾波器設(shè)計(jì)經(jīng)過FPGA驗(yàn)證，實(shí)現(xiàn)了正確的功能。圖5是實(shí)際測(cè)量得到的輸入輸出波形圖，圖中上方波形是前級(jí)模擬放大器的輸出波形，它經(jīng)過ADC量化后

圖5 示波器采集的實(shí)驗(yàn)系統(tǒng)的輸入輸出波形輸入數(shù)字濾波器，下方的波形即是經(jīng)過本文設(shè)計(jì)處理后輸出梯形濾波結(jié)果再由DAC恢復(fù)出的模擬波形。

結(jié)語

本文實(shí)現(xiàn)了數(shù)字譜儀系統(tǒng)中常用的梯形濾波算法的結(jié)構(gòu)設(shè)計(jì)，通過采用最佳濾波器結(jié)構(gòu)以減小所需要的運(yùn)算單元和延遲單元，并保證其在有限精度運(yùn)算時(shí)性能不受到影響。通過采用延遲數(shù)可調(diào)的延遲單元模塊，可以改變梯形濾波器上升時(shí)間和平頂時(shí)間的寬度，以適應(yīng)不同的噪聲環(huán)境，最后通過FPGA驗(yàn)證了數(shù)字梯形濾波器結(jié)構(gòu)設(shè)計(jì)" title="濾波器結(jié)構(gòu)設(shè)計(jì)">濾波器結(jié)構(gòu)設(shè)計(jì)的正確性。