123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

發(fā)表于：11/13/2025

基于FPGA的多源數(shù)據(jù)融合目標(biāo)檢測(cè)的研究與實(shí)現(xiàn)

隨著智能駕駛、機(jī)器人等技術(shù)的高速發(fā)展，在這些場(chǎng)景下常規(guī)的二維檢測(cè)算法并不能滿足環(huán)境感知的要求，需要三維目標(biāo)檢測(cè)去獲得精準(zhǔn)的環(huán)境信息。但是，目前大多主流的多源數(shù)據(jù)融合的三維目標(biāo)檢測(cè)模型都依賴于高算力、高功耗的平臺(tái)，難以在性能較低的嵌入式平臺(tái)實(shí)現(xiàn)。針對(duì)這些問題提出了一種在低功耗的FPGA平臺(tái)上實(shí)現(xiàn)多源融合的三維目標(biāo)檢測(cè)的方法，通過融合激光雷達(dá)點(diǎn)云與攝像頭圖像數(shù)據(jù)，來彌補(bǔ)點(diǎn)云特征信息的不足，以實(shí)現(xiàn)更高的準(zhǔn)確率和檢測(cè)的穩(wěn)定性。同時(shí)結(jié)合FPGA平臺(tái)的特點(diǎn)，對(duì)融合的特征進(jìn)行篩選及處理，并結(jié)合量化策略對(duì)模型進(jìn)行壓縮。經(jīng)過實(shí)驗(yàn)，融合方式明顯提升小物體的準(zhǔn)確度，量化后的模型在三維檢測(cè)平均精度損失小于3%的情況下在端側(cè)FPGA平臺(tái)成功運(yùn)行。

發(fā)表于：11/12/2025

基于RK3588與ZYNQ的雙光圖像處理平臺(tái)設(shè)計(jì)與研究

針對(duì)可見光成像、紅外成像在越來越多的場(chǎng)景得到應(yīng)用，采用一體化設(shè)計(jì)理念，設(shè)計(jì)一款小型雙模成像圖像處理平臺(tái)。該雙光圖像處理平臺(tái)采用RK3588與ZYNQ作為主協(xié)處理器，可完成1080P可見光圖像與1 280×1 024分辨率非制冷紅外圖像的并行實(shí)時(shí)處理，在軟件算法的控制下可實(shí)時(shí)完成目標(biāo)跟蹤識(shí)別。經(jīng)實(shí)物樣機(jī)外場(chǎng)測(cè)試與高低溫測(cè)試，該平臺(tái)性能穩(wěn)定可靠、結(jié)構(gòu)緊湊，能夠滿足車載、船載、機(jī)載的多種應(yīng)用場(chǎng)景需求。

發(fā)表于：11/12/2025

基于改進(jìn)UNet的瀝青道路缺陷檢測(cè)系統(tǒng)的研究與實(shí)現(xiàn)

針對(duì)道路缺陷檢測(cè)中傳統(tǒng)方法泛化能力低、易受環(huán)境干擾，以及深度學(xué)習(xí)模型部署在計(jì)算平臺(tái)時(shí)存在的高功耗、低速度等問題，提出一種基于低功耗FPGA平臺(tái)的語義分割模型的加速與部署策略。首先，構(gòu)建包含道路裂縫與坑洞的多源數(shù)據(jù)集，通過數(shù)據(jù)增強(qiáng)技術(shù)平衡樣本分布；其次，針對(duì)UNet模型的特征提取網(wǎng)絡(luò)與上采樣網(wǎng)絡(luò)分別進(jìn)行通道裁剪，并結(jié)合量化技術(shù)將模型權(quán)重從FP32壓縮至INT8，進(jìn)一步降低計(jì)算量；最后，利用Vitis AI工具鏈完成模型量化與編譯，部署至FPGA平臺(tái)，充分發(fā)揮其并行計(jì)算能力。實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的模型在保證平均交并比（MIoU）損失小于5%的前提下，推理速度達(dá)到了17 ms，模型參數(shù)量與計(jì)算量大幅度降低，并且功耗顯著降低。該方法在邊緣端實(shí)現(xiàn)了高效、低功耗的道路缺陷檢測(cè)，為瀝青道路自動(dòng)化養(yǎng)護(hù)評(píng)估提供了可行方案。

發(fā)表于：11/12/2025

基于CPU-FPGA協(xié)同架構(gòu)的VoIP數(shù)據(jù)加密系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要：針對(duì)通信網(wǎng)絡(luò)飛速發(fā)展背景下VoIP面臨日益嚴(yán)峻的數(shù)據(jù)安全風(fēng)險(xiǎn)，提出并實(shí)現(xiàn)了一種基于CPU+FPGA軟硬件協(xié)同處理架構(gòu)的VoIP數(shù)據(jù)加密方案，高效集成AES算法，對(duì)實(shí)時(shí)采集的VoIP話音流進(jìn)行加密處理。搭建專用話音測(cè)試環(huán)境，采用主觀、客觀相結(jié)合方法對(duì)所設(shè)計(jì)的加密模塊在正常工作狀態(tài)下的性能及通話質(zhì)量進(jìn)行全面評(píng)估。測(cè)試結(jié)果表明，該加密方案在保障安全性的同時(shí)有效維持了通話質(zhì)量。

發(fā)表于：10/29/2025

基于FPGA的ZUC算法快速實(shí)現(xiàn)研究

祖沖之（ZUC）算法是我國自主研發(fā)的商用序列密碼算法，已被應(yīng)用于服務(wù)器實(shí)時(shí)運(yùn)算和大數(shù)據(jù)處理等復(fù)雜需求場(chǎng)景，ZUC的高速實(shí)現(xiàn)對(duì)于其應(yīng)用推廣具有重要的實(shí)用意義?；诖?，針對(duì)ZUC適用環(huán)境的FPGA實(shí)現(xiàn)高性能要求，通過優(yōu)化模乘、模加等核心運(yùn)算，并采用流水化結(jié)構(gòu)設(shè)計(jì)，在FPGA硬件平臺(tái)上實(shí)現(xiàn)了ZUC算法。實(shí)驗(yàn)結(jié)果表明，ZUC算法核的數(shù)據(jù)吞吐量可達(dá)10.4 Gb/s，與現(xiàn)有研究成果相比，降低了關(guān)鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實(shí)現(xiàn)了良好的平衡，為ZUC算法的高性能實(shí)現(xiàn)提供了新的解決方案。

發(fā)表于：10/28/2025

基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究

為了有效測(cè)試通信電臺(tái)的實(shí)際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號(hào)設(shè)計(jì)方案，相比傳統(tǒng)隨機(jī)相位調(diào)頻梳狀譜干擾，在對(duì)抗寬帶通信系統(tǒng)時(shí)干擾效果更強(qiáng)。該方案以FPGA為核心，通過改進(jìn)Ziggurat算法和DDS技術(shù)實(shí)現(xiàn)梳狀譜干擾信號(hào)的生成，在滿足高速、高性能的同時(shí)，具有較強(qiáng)的靈活性。并通過DA芯片輸出，實(shí)現(xiàn)了3~11個(gè)梳狀譜信號(hào)的生成。實(shí)驗(yàn)結(jié)果表明：生成的梳狀譜干擾信號(hào)頻率控制誤差小于0.001%，干擾效果量化一個(gè)指標(biāo)。

發(fā)表于：9/17/2025

銀湖資本完成對(duì)Altera的51%股權(quán)收購

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來良好發(fā)展充滿信心。

發(fā)表于：9/16/2025

讓高性能計(jì)算芯片設(shè)計(jì)與CXL規(guī)范修訂保持同步

　　在當(dāng)今的高性能計(jì)算領(lǐng)域，確保處理器、存儲(chǔ)和加速器之間快速可靠的通信對(duì)系統(tǒng)性能和可擴(kuò)展性至關(guān)重要。因此，就誕生了Compute Express Link®（CXL®）標(biāo)準(zhǔn)：其目標(biāo)是實(shí)現(xiàn)一致的內(nèi)存訪問、低延遲的數(shù)據(jù)傳輸，以及不同先進(jìn)架構(gòu)之間的無縫互操作性。

發(fā)表于：9/8/2025

寒武紀(jì)史詩級(jí)大跌原因分析

9月4日，寒武紀(jì)（688256）再次大跌，最新收盤價(jià)1202，較前一交易日下跌203.00元，跌幅高達(dá)14.45%，日內(nèi)市值蒸發(fā)超800億。最近幾天，寒武紀(jì)大幅回落，而回調(diào)原因可能與科創(chuàng)50指數(shù)樣本及權(quán)重調(diào)整有關(guān)。根據(jù)上交所和中證指數(shù)公告，下一個(gè)指數(shù)定期調(diào)整將在9月12日收市后實(shí)施。截至9月3日收盤，寒武紀(jì)在科創(chuàng)50指數(shù)中的權(quán)重為14.88%，已超過科創(chuàng)板系列指數(shù)10%的個(gè)股權(quán)重上限。9月12日收市后，可能將面臨被動(dòng)下調(diào)權(quán)重。有基金經(jīng)理接受采訪時(shí)稱，若寒武紀(jì)在科創(chuàng)50指數(shù)的權(quán)重被動(dòng)下調(diào)至10%，相關(guān)ETF產(chǎn)品將被動(dòng)調(diào)整持倉，從而對(duì)寒武紀(jì)股價(jià)產(chǎn)生影響。

發(fā)表于：9/5/2025