123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于SRAM型FPGA的SEU敏感性研究

目前星載信號(hào)處理平臺(tái)中大量使用商用芯片，但商用芯片抗輻射能力較弱，在空間環(huán)境下常出現(xiàn)單粒子翻轉(zhuǎn)(Single Event Upset，SEU)，從而造成系統(tǒng)功能紊亂，甚至中斷。提出以星載信號(hào)處理平臺(tái)中大量使用的SRAM型FPGA為研究對(duì)象，采用故障注入的方式研究FPGA中不同硬件資源對(duì)于SEU效應(yīng)的敏感性問(wèn)題。根據(jù)不同資源對(duì)SEU效應(yīng)表現(xiàn)出不同敏感性的結(jié)論，可在SRAM型FPGA的抗SEU防護(hù)上進(jìn)行有針對(duì)性的設(shè)計(jì)。

發(fā)表于：2016/5/31

Xilinx擴(kuò)大16nm UltraScale+ 產(chǎn)品路線圖

全可編程技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX))今天宣布擴(kuò)展其16nm UltraScale+? 產(chǎn)品路線圖，面向數(shù)據(jù)中心新增加速?gòu)?qiáng)化技術(shù)。其成品將可以提供賽靈思業(yè)界領(lǐng)先的16nmFinFET+ FPGA與集成式高帶寬存儲(chǔ)器 (HBA) 的強(qiáng)大組合優(yōu)勢(shì)，并支持最近剛剛宣布推出的加速緩存一致性互聯(lián) (CCIX) 技術(shù)。CCIX由7家業(yè)界龍頭企業(yè)聯(lián)合推出，旨在實(shí)現(xiàn)與多處理器架構(gòu)協(xié)同使用的加速架構(gòu)。增強(qiáng)型加速技術(shù)將支持高效的異構(gòu)計(jì)算，致力于滿足數(shù)據(jù)中心工作負(fù)載最苛刻的要求。新產(chǎn)品在許多其他需要高內(nèi)存帶寬的高計(jì)算強(qiáng)度應(yīng)用中也將得到很好的應(yīng)用。

發(fā)表于：2016/5/30

使用 Vivado高層次綜合工具評(píng)估IQ 壓縮算法

我們使用 Vivado ®Design Suite 的高層次綜合 (HLS) 工具來(lái)評(píng)估針對(duì) E-UTRA I/Q 數(shù)據(jù)的開(kāi)放無(wú)線電設(shè)備接口 (ORI) 標(biāo)準(zhǔn)壓縮方案，以估計(jì)其對(duì)信號(hào)保真度的影響、造成的時(shí)延及其實(shí)現(xiàn)成本。我們發(fā)現(xiàn)賽靈思的 Vivado HLS 平臺(tái)能夠高效評(píng)估和實(shí)現(xiàn)所選壓縮算法。

發(fā)表于：2016/5/29

如何使用FPGA加速機(jī)器學(xué)習(xí)算法

當(dāng)前，AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來(lái)實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國(guó)各大學(xué)研究CNN的一些成果。

發(fā)表于：2016/5/27

愛(ài)捷仕MES軟件推動(dòng)EPE實(shí)現(xiàn)顯著質(zhì)量改進(jìn)

2016年5月18日，美國(guó)新罕布什爾州，曼切斯特：成立于1965年的EPE公司是業(yè)內(nèi)著名的高可靠性電子制造專家，EPE于2000年首次選擇愛(ài)捷仕軟件作為其制造軟件系統(tǒng)（MES）供應(yīng)商。

發(fā)表于：2016/5/27

基于FPGA與SD卡的圖像產(chǎn)生器設(shè)計(jì)

超高解析度圖像產(chǎn)生器用于檢測(cè)超高解析度液晶顯示器的性能和品質(zhì)。為了實(shí)現(xiàn)其便攜性和通用性，提出了一種基于FPGA與SD卡的設(shè)計(jì)方案。在檢測(cè)顯示器的質(zhì)量時(shí)需要切換各種圖像輸出，為了縮短圖像輸出的時(shí)間，采用FPGA實(shí)現(xiàn)了SD卡的SD模式。實(shí)際應(yīng)用表明，新型圖像產(chǎn)生器使用方便、數(shù)據(jù)傳輸快速可靠。

發(fā)表于：2016/5/26

基于FPGA的汽車ECU設(shè)計(jì)充分符合AUTOSAR和ISO 26262標(biāo)準(zhǔn)

當(dāng)今的汽車制造商正在把越來(lái)越多的高級(jí)功能添加到汽車電子控制單元（ECU）中，以改善駕駛體驗(yàn)，增強(qiáng)安全性，當(dāng)然還期望超過(guò)同類競(jìng)爭(zhēng)產(chǎn)品的銷量。在這種情況下，汽車開(kāi)放系統(tǒng)架構(gòu) （AUTOSAR）計(jì)劃和功能安全國(guó)際標(biāo)準(zhǔn) ISO26262 正在快速成為汽車 ECU 設(shè)計(jì)的技術(shù)和架構(gòu)基礎(chǔ)。

發(fā)表于：2016/5/26

基于CBGA的多通道DDS封裝隔離度設(shè)計(jì)

介紹了一種基于陶瓷球柵陣列（CBGA）技術(shù)的多通道直接數(shù)字合成器(DDS)封裝結(jié)構(gòu)設(shè)計(jì)，提出了一種改進(jìn)隔離度的CBGA基板實(shí)現(xiàn)形式，并利用Ansoft HFSS軟件進(jìn)行了基板隔離度的優(yōu)化仿真，最后對(duì)所提出的設(shè)計(jì)進(jìn)行了實(shí)物測(cè)試。測(cè)試結(jié)果與仿真結(jié)果基本一致，表明所提出的封裝優(yōu)化設(shè)計(jì)成功地提高了多通道DDS的隔離度，為高隔離度的多通道DDS產(chǎn)品工程設(shè)計(jì)提供了參考。

發(fā)表于：2016/5/26

Linux多線程編程技術(shù)在擲骰子游戲模擬程序中的應(yīng)用

為了模擬概率事件，針對(duì)擲骰子游戲規(guī)則，應(yīng)用Linux系統(tǒng)下C語(yǔ)言多線程機(jī)制以及多個(gè)二值信號(hào)量以實(shí)現(xiàn)多個(gè)線程間循環(huán)同步。通過(guò)偽隨機(jī)數(shù)模擬擲骰子的點(diǎn)數(shù)，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于多線程方式模擬4人擲骰子游戲程序,并對(duì)1 000次游戲中每個(gè)游戲者獲勝的次數(shù)進(jìn)行統(tǒng)計(jì)?？梢钥闯?，在多次游戲中，每個(gè)游戲者獲勝的概率符合概率分布規(guī)律。程序運(yùn)行結(jié)果表明，利用信號(hào)量可有效實(shí)現(xiàn)多個(gè)線程間的同步與互斥，并簡(jiǎn)化了程序結(jié)構(gòu)。

發(fā)表于：2016/5/25

FPGA開(kāi)發(fā)板專題

FPGA技術(shù)當(dāng)今已成為每一為電子工程師的必修課，在各個(gè)領(lǐng)域中都有廣泛的應(yīng)用．使得ＦＰＧＡ開(kāi)發(fā)板的需求也大量的增加．大家可能出于不同的應(yīng)用目的都需要購(gòu)買FPGA 開(kāi)發(fā)板。然而大多數(shù)人對(duì)FPGA，不時(shí)很了解不能選擇好的產(chǎn)品，以至于影響自己的使用。

發(fā)表于：2016/5/25