頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 教程：基于FPGA實(shí)現(xiàn)多路UART/SPI通信系統(tǒng) 本次的設(shè)計(jì)為多路UART/SPI通信系統(tǒng)，可以實(shí)現(xiàn)一對(duì)多的通信。系統(tǒng)可以運(yùn)行在UART模式，也可以運(yùn)行在SPI模式。我選擇這一課題的原因主要是目前我所在的實(shí)驗(yàn)室需要寫(xiě)基于UART的快速通信。這一課題既可以幫助我鞏固之前學(xué)習(xí)的知識(shí)，又可以為我后面的項(xiàng)目做準(zhǔn)備。在完成課題的過(guò)程中，主要用到了FPGA狀態(tài)機(jī)、總線等方面的知識(shí)。這一課題可以應(yīng)用在需要高速異步串行或同步串行通信的應(yīng)用場(chǎng)合，如實(shí)時(shí)控制、監(jiān)測(cè)等。 發(fā)表于：10/24/2022 教學(xué)：FPGA存儲(chǔ)單元的四種調(diào)用方法 什么是XPM？可能很多人沒(méi)聽(tīng)過(guò)也沒(méi)用過(guò)，它的全稱(chēng)是Xilinx Parameterized Macros，也就是Xilinx的參數(shù)化的宏，跟原語(yǔ)的例化和使用方式一樣?？梢栽赩ivado中的Tools->Language Templates中查看都有哪些XPM可以例化。 發(fā)表于：10/21/2022 教學(xué)：基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì) TL6678ZH-EVM開(kāi)發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計(jì)。 發(fā)表于：10/21/2022 入門(mén)：FPGA內(nèi)部詳細(xì)架構(gòu)解析 FPGA 芯片整體架構(gòu)大體按照時(shí)鐘域劃分的，即根據(jù)不同的工藝、器件速度和對(duì)應(yīng)的時(shí)鐘進(jìn)行劃分。 發(fā)表于：10/21/2022 Linux教學(xué)——15張圖詳解四線制SPI通訊 15張圖詳解四線制SPI通訊 發(fā)表于：10/21/2022 不會(huì)用示波器的Verilog碼農(nóng)不是一個(gè)好碼農(nóng)（LVDS與SpaceWire接口） 在FPGA調(diào)試過(guò)程中，除了邏輯代碼本身的質(zhì)量之外，F(xiàn)PGA板子上PCB走線、接插件質(zhì)量等因素的影響也非常重要。在剛上板調(diào)試不順利的時(shí)候，不妨拿示波器看一下信號(hào)的質(zhì)量，比如時(shí)鐘信號(hào)的質(zhì)量、差分信號(hào)的質(zhì)量、高速串行信號(hào)的質(zhì)量等等，這是上板調(diào)試之前首先要做的一步。沒(méi)有高質(zhì)量的FPGA外圍管腳信號(hào)的輸入，再好的代碼風(fēng)格和規(guī)范都無(wú)濟(jì)于事。所以，調(diào)試FPGA之前一定要上示波器看一下關(guān)鍵信號(hào)的質(zhì)量。 發(fā)表于：10/21/2022 FPGA教學(xué)——FPGA雙向IO使用之三態(tài)門(mén)說(shuō)明 在FPGA設(shè)計(jì)中，雙向IO（輸入輸出引腳）是一個(gè)比較麻煩的東西，但是信號(hào)線用作總線等雙向數(shù)據(jù)傳輸時(shí)就要用到inout類(lèi)型。 發(fā)表于：10/20/2022 Linux教學(xué)——圖解指針變量 圖解指針變量 發(fā)表于：10/19/2022 FPGA教學(xué)——FPGA之IO信號(hào)類(lèi)型深入理解 在FPGA設(shè)計(jì)開(kāi)發(fā)中，很多場(chǎng)合會(huì)遇到同一根信號(hào)既可以是輸入信號(hào)，又可以是輸出信號(hào)，即IO類(lèi)型（Verilog定義成inout）。 發(fā)表于：10/19/2022 Linux內(nèi)核 | socket底層的來(lái)龍去脈 全面分析socket底層的相關(guān)實(shí)現(xiàn) 發(fā)表于：10/18/2022 ?…12131415161718192021…?
