123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于FPGA的數(shù)字直放站鏈路切換設(shè)計

針對數(shù)字光纖直放站系統(tǒng)的遠端單元給出了一種簡單高效的鏈路切換設(shè)計方案。首先對通信鏈路進行檢測，其次切換同步時鐘，最后改變物理接口與上下行數(shù)據(jù)的映射關(guān)系，并使用FPGA進行實現(xiàn)。實驗平臺測試表明，在光纖故障和設(shè)備故障等通信鏈路故障時，通過鏈路切換實現(xiàn)了環(huán)網(wǎng)自愈，系統(tǒng)組網(wǎng)更為靈活，大大提高了系統(tǒng)的可靠性，可應(yīng)用于安全性要求高的場合。

發(fā)表于：2016/2/19

資源受限設(shè)備的ZigBee樹路由協(xié)議改進算法研究

ZigBee提供的自由表樹路由算法與IEEE802.15.4標準的資源受限設(shè)備尋址方案，只適用于有限大小的對稱樹網(wǎng)絡(luò)。本文提出了一種高效的路由算法和一個基于前綴碼的靈活的、可變長度的尋址方案。該方案消除了路由表，并且不限制網(wǎng)絡(luò)的規(guī)模，允許設(shè)備擁有任意數(shù)的子節(jié)點；利用簡單的數(shù)學(xué)與/或邏輯等式來決定路由，并可以適用幾乎所有類型的樹狀網(wǎng)絡(luò)。理論分析和仿真結(jié)果表明，這種靈活的機制大大降低了成本開銷。

發(fā)表于：2016/2/9

吉比特MAC接口IP軟核的分析與研究

MAC(Media Access Control)層位于網(wǎng)絡(luò)結(jié)構(gòu)七層協(xié)議中的數(shù)據(jù)鏈路層，控制局域網(wǎng)中的多個節(jié)點對共享介質(zhì)的訪問，保證相鄰節(jié)點之間數(shù)據(jù)的可靠傳輸。本文介紹一種吉比特MAC接口的結(jié)構(gòu)，該MAC采用基于描述符傳輸?shù)腄MA（Direct Memory Access）和雙通道的MTL(MAC Transaction Layer)，在半雙工模式下支持10/100 Mb/s、全雙工模式下支持10/100/1 000 Mb/s的網(wǎng)絡(luò)數(shù)據(jù)傳輸速率。

發(fā)表于：2016/2/7

基于DSP+FPGA的高速數(shù)據(jù)處理與存儲系統(tǒng)設(shè)計

針對信號處理數(shù)據(jù)量大、實時性要求高的特點，從實際應(yīng)用出發(fā)，設(shè)計了以雙DSP+FPGA為核心的并行信號處理模塊。為了滿足不同的信號處理任務(wù)需求，F(xiàn)PGA可以靈活地選擇與不同的DSP組成不同的信號處理結(jié)構(gòu)，同時為滿足大數(shù)據(jù)存儲要求設(shè)計了可方便網(wǎng)絡(luò)控制的數(shù)據(jù)存儲模塊。模塊之間可以通過自定義LVDS接口實現(xiàn)互聯(lián)，組成一個系統(tǒng)。

發(fā)表于：2016/2/5

基于狀態(tài)機的圖像信息提取的FPGA設(shè)計及仿真分析

現(xiàn)場可編程邏輯門陣列（FPGA）應(yīng)用于圖像處理時，需要對數(shù)據(jù)中的圖像信息進行準確的提取。設(shè)計中，F(xiàn)PGA中解壓縮功能需要對壓縮數(shù)據(jù)中的圖像信息進行提取。根據(jù)壓縮格式，設(shè)計了一種基于狀態(tài)機的圖像信息提取模塊，并且在XST（Xilinx官方綜合工具）以及Synplify pro兩個綜合環(huán)境下進行了仿真驗證。通過對比仿真結(jié)果的差異，嘗試分析設(shè)計的寄存器傳輸級視圖（RTL視圖），并找出了影響狀態(tài)機工作的關(guān)鍵要素。強調(diào)了代碼風(fēng)格對FPGA設(shè)計的重要性。

發(fā)表于：2016/2/3

基于顯著圖與稀疏特征的圖像視覺效果評價

提出一種基于顯著圖與稀疏特征的圖像視覺評價算法，其中顯著圖類似于視覺閾值，提取出圖像中的視覺注意區(qū)域，并使用獨立成分分析（Independent Component Analysis ，ICA）等同于稀疏編碼，來提取該區(qū)域的稀疏特征。最后通過綜合特征相似性和灰度相關(guān)性，得到一種全參考圖像質(zhì)量評價方法。通過在3個標準圖像數(shù)據(jù)庫測試的結(jié)果表明，相對于其他評價算法，該方法很好地擬合了人眼主觀評價。

發(fā)表于：2016/2/3

基于視覺特性的JPEG圖像自適應(yīng)隱寫算法

提出一種基于視覺特性的圖像隱寫算法。該算法利用亮度和紋理閾值等人類視覺系統(tǒng)特性，并結(jié)合圖像各個局部分塊的亮度與紋理特征，將圖像劃分為強嵌入?yún)^(qū)、次嵌入?yún)^(qū)、弱嵌入?yún)^(qū)，計算各個局部分塊亮度和紋理，分別嵌入不同比特數(shù)的秘密信息。實驗結(jié)果表明，該算法能夠增加圖像秘密信息的嵌入容量，提高抗檢測性能，以及保持較高的峰值信噪比。

發(fā)表于：2016/2/3

基于I2C接口EEPROM讀寫控制器設(shè)計

簡單介紹I2C總線協(xié)議，用Altera公司的FPGA（現(xiàn)場可編程門陣列）芯片設(shè)計I2C總線接口控制器，用于控制EEPROM（帶電可擦寫可編程只讀存儲器）的讀寫操作。

發(fā)表于：2016/2/2

一種基于FPGA的航空總線容錯機制設(shè)計

航天應(yīng)用中，單粒子翻轉(zhuǎn)引發(fā)SRAM型FPGA的錯誤最多，而EDAC設(shè)計在糾錯模塊中有著廣泛的應(yīng)用。將依據(jù)擴展海明碼設(shè)計的[40，32]EDAC模塊嵌入到ARINC 659的雙口數(shù)據(jù)DPRAM和指令SRAM中，提高了總線控制器的容錯處理能力。

發(fā)表于：2016/2/2

臺積電16nm制程獲賽靈思FPGA大單

賽靈思（Xilinx）昨（1）日宣布，旗下采用臺積電最新16納米制程的最新可編程邏輯芯片（FPGA）VirtexUltraScale+正式出貨首家客戶采用，并將元件或主機板出貨給超過60家客戶。賽靈思是繼續(xù)蘋果和海思之后，又一半導(dǎo)體元件大廠加入臺積電16納米制程陣營，為臺積電首季業(yè)績添助力。

發(fā)表于：2016/2/2