123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于導(dǎo)航基帶芯片的UART的設(shè)計(jì)和仿真

設(shè)計(jì)了一款帶自動(dòng)波特率檢測(cè)且誤差較小的UART模塊，旨在獲得良好的通信功能。該模塊支持全雙工的串行數(shù)據(jù)傳輸和紅外通信功能，且支持DMA模式以減少CPU的占用時(shí)間。UART的發(fā)送和接收通道各有一個(gè)FIFO模塊。最后，利用Verilog語(yǔ)言的硬件實(shí)現(xiàn)方法在FPGA平臺(tái)上進(jìn)行了驗(yàn)證。

發(fā)表于：2013/3/12

ATCA架構(gòu)中多網(wǎng)口后板的高效設(shè)計(jì)

介紹了多網(wǎng)口后板(RTM)的普通設(shè)計(jì)方案，提出了優(yōu)化解決方案，并從軟、硬件方面進(jìn)行了比較，并且描述了新方案在卸載CPU負(fù)荷、防止“中斷風(fēng)暴”等方面的創(chuàng)新性設(shè)計(jì)。

發(fā)表于：2013/3/12

MathWorks 發(fā)布 2013a 版 MATLAB 和 Simulink 產(chǎn)品系列

MathWorks 今天宣布發(fā)布MATLAB 和 Simulink 產(chǎn)品系列的 2013a 版本(R2013a)。該版本的新特點(diǎn)是引入Fixed-Point Designer，它結(jié)合了Fixed-Point Toolbox和Simulink Fixed Point的功能。還包含Phased Array System Toolbox和SimRF內(nèi)的功能，增強(qiáng)了無(wú)線和雷達(dá)通信系統(tǒng)設(shè)計(jì)。R2013a 還更新了80 種其他產(chǎn)品，包括 Polyspace 嵌入式軟件驗(yàn)證產(chǎn)品。

發(fā)表于：2013/3/11

賽靈思領(lǐng)先一代：Smarter Networks (更智能的網(wǎng)絡(luò))

通信與網(wǎng)絡(luò)是一個(gè)規(guī)模龐大的全球性競(jìng)爭(zhēng)行業(yè)。賽靈思作為網(wǎng)絡(luò)通信設(shè)備廠商的三大半導(dǎo)體供應(yīng)商之一，一直通過(guò)組裝、開發(fā)和收購(gòu)新技術(shù)和專業(yè)技術(shù)來(lái)幫助設(shè)備廠商實(shí)現(xiàn)顯著的產(chǎn)品差異化，為其客戶提供更大價(jià)值，使其邁向更加輝煌的成功。

發(fā)表于：2013/3/7

Xilinx打造全新Smarter System，填補(bǔ)ASIC和ASSP市場(chǎng)空白

如何能在突出的矛盾和需求之間完美平衡？賽靈思推出了Smarter Network（更智能網(wǎng)絡(luò)）解決方案，即，能自我調(diào)整以適應(yīng)流量、需求、QoS 和自身健康狀況網(wǎng)絡(luò)具有內(nèi)容和上下文感知(context-aware) 技術(shù)。能讓通信服務(wù)供應(yīng)商和電信公司以最低的單位容量成本最大限度地實(shí)現(xiàn)一致性和可預(yù)見(jiàn)性的服務(wù)交付。能自我管理，或者可針對(duì)多個(gè)工作參數(shù)進(jìn)行遠(yuǎn)程管理，其中包括需求、性能、健康狀況、可用性和功耗等。

發(fā)表于：2013/3/7

Altera背水一戰(zhàn)，聯(lián)手Intel搶占14nm高地

Altera宣布與英特爾 14nm三柵極工藝線合作開發(fā)下一代FPGA產(chǎn)品。而且此次合作具有排他性，就是在14nm三柵極工藝，Intel不能為其他FPGA廠商代工，特別是其老對(duì)手Xilinx。

發(fā)表于：2013/3/6

基于Verilog HDL的一種絕對(duì)值編碼器實(shí)時(shí)讀出算法

針對(duì)所設(shè)計(jì)的絕對(duì)值編碼器讀出電路板，用Verilog HDL設(shè)計(jì)了一種絕對(duì)值編碼器實(shí)時(shí)讀出程序。可以將編碼器數(shù)據(jù)讀入FPGA，并將編碼器輸出的普通二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為角度值，最后驅(qū)動(dòng)液晶顯示屏實(shí)時(shí)讀出角度值。經(jīng)過(guò)測(cè)試，該程序能夠穩(wěn)定運(yùn)行在電路板上，完全滿足編碼器數(shù)據(jù)在液晶顯示屏上的實(shí)時(shí)讀出。本程序基于模塊化設(shè)計(jì)，易于移植。

發(fā)表于：2013/3/1

ADI推出FPGA夾層卡快速原型開發(fā)套件

中國(guó)，北京— Analog Devices, Inc.(ADI: NASDAQ) 全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，其FPGA開發(fā)平臺(tái)兼容的FPGA夾層卡(FMC)系列采用JEDEC JESD204BSerDes（串行器/解串器）技術(shù)，最近該系列推出新品AD9250-FMC-250EBZ套件。數(shù)字和模擬設(shè)計(jì)人員可以利用AD9250-FMC-250EBZ套件簡(jiǎn)化并快速完成高速JESD204B ADC-FPGA平臺(tái)的原型開發(fā)。

發(fā)表于：2013/3/1

Xilinx宣布Zynq-7000 All Programmable SoC 系列全線量產(chǎn)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其Zynq?-7000 All Programmable片上系統(tǒng)（SoC）器件系列全線量產(chǎn)，實(shí)現(xiàn)了又一個(gè)重大里程碑。Zynq-7000 All Programmable SoC的市場(chǎng)需求非常強(qiáng)勁，目前已有350家不同客戶采用該產(chǎn)品進(jìn)行設(shè)計(jì)開發(fā)，自2011年12月以來(lái)賽靈思和安富利（Avnet）已經(jīng)發(fā)貨20,000多個(gè)器件和4000多個(gè)開發(fā)板。各項(xiàng)設(shè)計(jì)方案廣泛應(yīng)用于包括汽車、工業(yè)、通信、數(shù)據(jù)中心等眾多領(lǐng)域。

發(fā)表于：2013/2/27

基于CPLD的開關(guān)電容組式跟蹤濾波器設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)大動(dòng)態(tài)范圍高靈敏度短波接收機(jī)射頻前端信號(hào)處理需要，提出并實(shí)現(xiàn)了一種基于CPLD的開關(guān)電容組式跟蹤濾波器與變?nèi)荻O管電調(diào)諧濾波器串聯(lián)方案，并對(duì)該濾波器性能進(jìn)行了評(píng)估。實(shí)驗(yàn)結(jié)果表明，該濾波器可以工作于1 MHz~30 MHz頻段，帶寬易調(diào)，設(shè)計(jì)簡(jiǎn)單，且具有穩(wěn)定的帶寬和很高的溫度穩(wěn)定性。實(shí)測(cè)的濾波器3 dB帶寬為300 kHz~700 kHz，Q值為11.8 dB~25 dB，通帶增益為2.5~4.5，能很好地滿足接收機(jī)設(shè)計(jì)指標(biāo)。

發(fā)表于：2013/2/27