亚洲色图网站,亚洲男男无套GV大学生,A级毛片免费观看在线播放

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

PLC的主要分類及應(yīng)用

PLC（Programmable Logic Controller）即可編程序邏輯控制器是一種專門為在工業(yè)環(huán)境下應(yīng)用而設(shè)計的數(shù)字運算操作電子系統(tǒng)，也是現(xiàn)代工業(yè)自動化系統(tǒng)的重要組成部分，那么它是怎么誕生的呢？今天我們來捋一捋。

發(fā)表于：7/16/2020

掌握Linux常用命令的分類

Linux可以提供的功能通常是通過各種命令來實現(xiàn)的。每個命令都有許多細(xì)分功能的選項，每個命令后面的功能對象的參數(shù)也不同，因此我們需要詳細(xì)介紹一下Linux命令的一般分類。

發(fā)表于：7/12/2020

Flutter應(yīng)用程序被谷歌和Canonical引入Ubuntu Linux

Linux操作系統(tǒng)具有安全性，性能和開放性的所有優(yōu)點，但是由于軟件目錄的原因，許多計算機用戶都不使用Linux操作系統(tǒng)。

發(fā)表于：7/12/2020

認(rèn)識Linux和windows的區(qū)別

當(dāng)前，有三種類型的操作系統(tǒng)。 Windows和Mac OS相信每個人都熟悉它們。這些是我們最熟悉的操作系統(tǒng)。還有哪些其他操作系統(tǒng)? 當(dāng)然是Linux操作系統(tǒng)。 Linux系統(tǒng)因其開源、免費、跨平臺和其他強大功能而在代碼農(nóng)民中非常受歡迎。

發(fā)表于：7/12/2020

低功耗通用FPGA再加碼，萊迪思推出更低功耗、更高I/O密度Certus-NX

Lattice Nexus是業(yè)界首個基于28 nm FD-SOI工藝的低功耗FPGA技術(shù)平臺，得益于功耗和MIPI 速度上的優(yōu)勢，基于該平臺的第一款產(chǎn)品CrossLink-NX得到了客戶廣泛認(rèn)可，主要用于嵌入式視覺領(lǐng)域。時隔半年，Lattice在近日宣布推出這款平臺的第二代產(chǎn)品——Certus-NX，具有更高的I/O密度和更低的功耗，主要面向工業(yè)自動化、通信等市場。

發(fā)表于：7/7/2020

如何使用數(shù)字電位器構(gòu)建可編程振蕩器

數(shù)字電位器(digiPOT)功能多樣，應(yīng)用廣泛，例如，用于濾除或生成交流信號。但是，有時頻率必須能夠有所變化，并根據(jù)應(yīng)用需求調(diào)整。在此類設(shè)計中，支持通過適當(dāng)?shù)慕涌谡{(diào)整頻率的可編程解決方案極為有用，在有些情況下，非常有助于開發(fā)。本文介紹一種簡單易行的可編程振蕩器構(gòu)建方法，其中，振蕩頻率和幅度可以通過使用digiPOT來彼此獨立地調(diào)節(jié)。

發(fā)表于：6/1/2020

基于FPGA的自定義CPU架構(gòu)設(shè)計

為滿足當(dāng)前工業(yè)應(yīng)用下越來越多的分布式計算的需求，提出了一種在FPGA芯片中構(gòu)建自定義指令集的CPU的方式，以此來使FPGA具有類似于單片機的處理指令的能力。并且，這種能力的前提是復(fù)用計算單元，因此資源消耗有限，不會隨著計算量的增加而增大。在自定義指令集CPU的改進(jìn)型架構(gòu)中，使用了并行計算的結(jié)構(gòu)，使得運算速度大幅提升。最后，結(jié)合實際應(yīng)用案例，移植電流環(huán)計算中的FOC算法到自定義CPU中運算。并用ModelSim軟件進(jìn)行仿真，測試其計算時間僅需7.48 μs。

發(fā)表于：5/13/2020

基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)

針對核輻射能譜、正電子湮沒符合多普勒展寬譜測量的需求，設(shè)計了一種基于FPGA的全數(shù)字雙通道符合多普勒展寬系統(tǒng)。該系統(tǒng)以16 bit模數(shù)轉(zhuǎn)換芯片AD9269-80為前端，將高純鍺探測器采集到的模擬信號轉(zhuǎn)化為數(shù)字信號，該數(shù)字信號進(jìn)入系統(tǒng)后端的FPGA芯片中進(jìn)行數(shù)字處理。FPGA通過滑動平均窗口、乒乓操作、自定義IP核等實現(xiàn)對核脈沖信號的處理，包括波形降噪、梯形濾波、基線恢復(fù)、堆積識別、閾值判斷、數(shù)據(jù)緩存等，從而得到核脈沖的幅度信息和時間信息。再由網(wǎng)口模塊與上位機之間進(jìn)行通信，采用UDP協(xié)議進(jìn)行幅度、時間信息的傳輸，得到核信號的能譜。系統(tǒng)采用雙通道對正電子符合多普勒展寬譜測量，得到二維符合圖譜。

發(fā)表于：3/31/2020

ADS-B陣列信號二重解交織算法的實時實現(xiàn)

為解決ADS-B系統(tǒng)通信時的信號交織問題，結(jié)合FPGA的工作特點和實時系統(tǒng)的要求，對ADS-B交織檢測算法和解交織算法進(jìn)行優(yōu)化。針對交織檢測算法在實采數(shù)據(jù)驗證時需要變化處理信號的參數(shù)才能匹配判決域的問題，設(shè)計一種計算判斷交織檢測的動態(tài)門限值的方法，同時將解交織算法中特征向量、廣義逆矩陣等復(fù)雜的過程優(yōu)化為對某段信號的協(xié)方差矩陣求逆。實現(xiàn)結(jié)果表明，優(yōu)化后的算法適用于硬件實時系統(tǒng)，能有效分離ADS-B交織信號。

發(fā)表于：3/12/2020

RS編碼算法的優(yōu)化與FPGA實現(xiàn)

針對常用RS編碼算法中伽羅華域(Galois Field，GF)的乘法運算在FPGA中實現(xiàn)時存在的數(shù)據(jù)運算量大、復(fù)雜度高等問題，對RS編碼模塊進(jìn)行優(yōu)化，通過增加乘法器因子求取模塊，完成RS編碼乘法器因子的求取，降低伽羅華域乘法運算在FPGA實現(xiàn)過程中的復(fù)雜度，減少運算量。測試結(jié)果表明，優(yōu)化后的RS編碼FPGA實現(xiàn)簡單有效，且編碼準(zhǔn)確無誤，編碼結(jié)果與MATLAB計算所得理論結(jié)果一致，可適用于任意碼長的RS編碼，在移動通信、航天通信等復(fù)雜多因素通信領(lǐng)域有著廣泛的應(yīng)用價值。

發(fā)表于：3/10/2020