123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于VHDL語言的IP核驗(yàn)證

探討了IP核的驗(yàn)證與測(cè)試的方法及其和VHDL語言在IC設(shè)計(jì)中的應(yīng)用．并給出了其在RISC8框架CPU核中的下載實(shí)例。

發(fā)表于：2012/6/26

變參數(shù)RS編碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種碼長可變、糾錯(cuò)能力可調(diào)的RS 編碼器。該RS 編碼器可對(duì)常用的RS 短碼進(jìn)行編碼, 可做成IP 核, 為用戶提供了很大的方便; 采用基于多項(xiàng)式乘法理論GF (2m ) 上的m 位快速有限域乘法的方法,

發(fā)表于：2012/6/26

Leon3開源CPU軟核的FPGA SelectMap接口配置

與通常采用外圍的CPLD器件和CPU來產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開源CPU軟核來控制實(shí) 現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方法設(shè)計(jì)成本低，不局限于某一類型的FPGA 芯片，減少了外圍分立元件的使用，增強(qiáng)了設(shè)計(jì)的靈活性。仿真結(jié)果表明該設(shè)計(jì)滿足SelectMap接口配置所需控制邏輯要求，可以完成FPGA的并行配置。

發(fā)表于：2012/6/26

基于ARM和FPGA的嵌入式超聲探傷系統(tǒng)

基于ARM和FPGA的嵌入式超聲探傷系統(tǒng),進(jìn)行數(shù)字信號(hào)處理，利用TCP/IP協(xié)議實(shí)現(xiàn)C/S模式下的數(shù)據(jù)傳輸，實(shí)現(xiàn)了超聲探傷的跨平臺(tái)遠(yuǎn)程監(jiān)控。嵌入式探傷儀通過多線程技術(shù)進(jìn)行多任務(wù)處理，集超聲探傷、數(shù)據(jù)存儲(chǔ)、網(wǎng)絡(luò)通信于一體。

發(fā)表于：2012/6/26

基于FPGA+PC104的雷達(dá)目標(biāo)模擬器設(shè)計(jì)

介紹了一種基于PC104與FPGA構(gòu)成的嵌入式系統(tǒng)來模擬雷達(dá)回波信號(hào)的方法。給出了以FPGA為核心采集雷達(dá)參數(shù)以及產(chǎn)生雷達(dá)目標(biāo)和干擾信號(hào)的硬件實(shí)現(xiàn)方法，分析了通過PC104產(chǎn)生理論航跡和進(jìn)行目標(biāo)參數(shù)計(jì)算與控制的實(shí)現(xiàn)流程。測(cè)試結(jié)果表明，該模擬器能夠逼真地實(shí)現(xiàn)雷達(dá)空情目標(biāo)及干擾信號(hào)，且具有結(jié)構(gòu)簡單、控制方便、靈活性強(qiáng)的優(yōu)點(diǎn)，可用于實(shí)裝訓(xùn)練和雷達(dá)調(diào)試。

發(fā)表于：2012/6/25

德州儀器與Altera聯(lián)合推出適用于 Arria V FPGA 的完整開發(fā)套件，加速并簡化 RF 設(shè)計(jì)

日前，德州儀器(TI) (NASDAQ: TXN)與Altera Corporation（NASDAQ：ALTR）在國際微波技術(shù)研討會(huì)(the International Microwave Symposium) 上聯(lián)合推出基于Altera 28 納米Arria® V FPGA 的完整RF 開發(fā)套件，簡化RF 系統(tǒng)原型設(shè)計(jì)。該模塊化Arria V FPGA RF 開發(fā)套件包含RF 發(fā)射、接收和數(shù)字預(yù)失真反饋所需的全部軟硬件，可將設(shè)計(jì)和確認(rèn)無線基站、遠(yuǎn)程無線電頭端以及軍事無線電情報(bào)設(shè)備等RF 系統(tǒng)所需的時(shí)間從數(shù)月縮短至幾星期。

發(fā)表于：2012/6/25

基于FPGA的無線信道模擬器設(shè)計(jì)

為了縮短研發(fā)周期，需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，無線信道模擬器設(shè)計(jì)必不可少。采用基于頻率選擇性信道Jakes仿真器模型，使用Xilinx公司的VIrtex-2p模擬實(shí)現(xiàn)了頻率選擇性衰落信道，最后將數(shù)據(jù)通過串口上傳到Matlab分析信道的統(tǒng)計(jì)特性。

發(fā)表于：2012/6/25

基于FPGA的LVDS高速數(shù)據(jù)通信卡

介紹了基于FPGA和PCI9054的LVDS數(shù)據(jù)通信卡的設(shè)計(jì)，通過FPGA實(shí)現(xiàn)了LVDS數(shù)據(jù)的接收發(fā)送控制、PCI9054實(shí)現(xiàn)了與上位機(jī)的數(shù)據(jù)交互，實(shí)現(xiàn)了10～200 Mbit·s-1速率的LVDS數(shù)據(jù)接收以及10～50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。此板卡的設(shè)計(jì)，可以有效地應(yīng)用于某遙測(cè)模擬信號(hào)源，并對(duì)待測(cè)設(shè)備的LVDS總線協(xié)議進(jìn)行全面測(cè)試。

發(fā)表于：2012/6/25

行動(dòng)起來！2012年第八屆Digilent電子設(shè)計(jì)大賽國際決賽！

2012年第八屆Digilent電子設(shè)計(jì)大賽國際決賽將于9月28日，在美國華盛頓州普爾曼市Digilent公司舉行。代表中國區(qū)參加本屆國際決賽的4支參賽隊(duì)，分別來自浙江大學(xué)、華南理工大學(xué)、華中科技大學(xué)和山東大學(xué)。上海德致倫電子科技有限公司將全額資助每隊(duì)一名隊(duì)員出國參賽，資助包括其往返美國的機(jī)票和在美國的食宿。

發(fā)表于：2012/6/25

分析FPGA的基本結(jié)構(gòu)

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。

發(fā)表于：2012/6/25