頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 FPGA異步時鐘設(shè)計中的同步策略 基于FPGA的數(shù)字系統(tǒng)設(shè)計中大都推薦采用同步時序的設(shè)計，也就是單時鐘系統(tǒng)。但是實際的工程中，純粹單時鐘系統(tǒng)設(shè)計的情況很少，特別是設(shè)計模塊與外圍芯片的通信中，跨時鐘域的情況經(jīng)常不可避免。 發(fā)表于：1/5/2012 約束、時序分析的概念介紹 很多人詢問關(guān)于約束、時序分析的問題，比如：如何設(shè)置setup，hold時間？如何使用全局時鐘和第二全局時鐘（長線資源）？如何進行分組約束？如何約束某部分組合邏輯？如何通過約束保證異步時鐘域之間的數(shù)據(jù)交換可靠？如何使用I/O邏輯單元內(nèi)部的寄存器資源？ 發(fā)表于：1/5/2012 應(yīng)用于倍頻電路的吞脈沖分頻器設(shè)計 分析了應(yīng)用于倍頻電路的吞脈沖分頻器的工作原理，建立了基于Simulink和FPGA的分頻器模型。實驗結(jié)果表明，該分頻器可以實現(xiàn)雙模分頻功能，并能大幅度降低數(shù)字電路的功耗，為開發(fā)實用倍頻電路提供了可行途徑。 發(fā)表于：1/4/2012 M4K塊移位寄存器數(shù)據(jù)讀進方式的邏輯分析儀設(shè)計 采用Altera公司的Cyclone系列EPlC3T144C8作為控制芯片，QuartusⅡ為軟件平臺，用硬件描速語言設(shè)計了一個具有變頻采樣時鐘和16路采樣通道，基于VGA顯示的邏輯分析僅．該設(shè)計方案利用FPGA內(nèi)部的M4K決作為移位寄存器不斷地進行讀進數(shù)據(jù)的方式，提高了工作速度、性能穩(wěn)定性以及分析的范圍和質(zhì)量。該邏輯分析儀實現(xiàn)簡單，價格低，具有較高的使用價值。 發(fā)表于：1/4/2012 基于Xilinx System Generator的PID算法快速硬件實現(xiàn) 介紹了利用Xilinx System Generator平臺構(gòu)建模型化數(shù)字PID控制算法，并通過FPGA將數(shù)字PID算法結(jié)合傳感器與實際硬件控制對象快速建立控制模型，構(gòu)成完整的閉環(huán)控制。通過對控制效果的實驗驗證,證明了其控制方法的可行性。 發(fā)表于：1/4/2012 偏光片的原理及工藝 偏光片由美國Polaroid公司的EdwinH.Land在1938年所發(fā)明，是將一般不具有偏極性的自然光變成偏振光的光學元件。 發(fā)表于：12/29/2011 基于FPGA的搶答器設(shè)計與實現(xiàn) 本文設(shè)計了一個通用型電子搶答器：三個參賽隊，每個隊有三個成員，各自可手動按按鈕申請搶答權(quán)；回到正確加1 分，回答錯誤減1 分，違規(guī)搶答減1分，不搶答不加分不扣分；用4 位LED 的左邊2 位顯示搶答組號及搶答計時時間，右邊2 位顯示相應(yīng)組的成績。 發(fā)表于：12/29/2011 基于RTL綜合策略的狀態(tài)機優(yōu)化方案 有限狀態(tài)機及其設(shè)計技術(shù)是數(shù)字系統(tǒng)設(shè)計中的重要組成部分，是實現(xiàn)高效率、高可靠性邏輯控制的重要途徑。大部分數(shù)字系統(tǒng)都可以劃分為控制單元和數(shù)據(jù)單元兩個組成部分。通常，控制單元的主體是一個狀態(tài)機，它接收外部信號以及數(shù)據(jù)單元產(chǎn)生的狀態(tài)信息，產(chǎn)生控制信號序列。 發(fā)表于：12/29/2011 基于FPGA實現(xiàn)多DSP系統(tǒng)的數(shù)據(jù)流高效廣播 以ADSP-TS201構(gòu)成的多DSP系統(tǒng)中，鏈路口數(shù)目有限會造成數(shù)據(jù)廣播復雜度的提高。為此提出了一種基于FPGA實現(xiàn)DSP間廣播通信的方案。設(shè)計了基于FPGA的鏈路口接收和發(fā)送模塊，采用自定義數(shù)據(jù)報頭，完成了基于令牌和輪詢的數(shù)據(jù)調(diào)度狀態(tài)機的設(shè)計，實現(xiàn)了DSP之間的一對一、一對多以及多對多的廣播通信。經(jīng)驗證，該廣播通信方法的吞吐率單向可達150 MB/s，雙向可達300 MB/s，數(shù)據(jù)傳輸可靠，具有可擴展性。 發(fā)表于：12/29/2011 用戶自定制Nios處理器的FFT算法指令 在Altera的Nios嵌入式處理器中。用戶可以在Nios指令系統(tǒng)中增加用戶自定制指令來滿足某種特定的應(yīng)用需求。自定制指令可以訪問存儲器或Nios系統(tǒng)外的邏輯資源。增強系統(tǒng)的實時處理能力，特別適用于DSP、數(shù)據(jù)包處理及對計算密集型軟件進行優(yōu)化。 發(fā)表于：12/28/2011 ?…323324325326327328329330331332…?
