頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA的時鐘頻率同步設計與應用 文研究了一種可對頻率進行動態(tài)調整的時鐘，通過對時鐘頻率的動態(tài)修正，實現(xiàn)主從時鐘頻率的同步，進而實現(xiàn)時間同步。 發(fā)表于：11/24/2011 基于STWD100xP WTD嵌入式系統(tǒng)抗EMC技術[圖] 隨著嵌入式技術的發(fā)展，嵌入式系統(tǒng)對系統(tǒng)穩(wěn)定性、可靠性、抗干擾性等要求逐漸增高。在此詳細分析嵌入式系統(tǒng)EMC產(chǎn)生的原因和途徑，在不增加CPU額外開銷情況下，采用了意法半導體公司硬件看門狗集成電路STWD100，提高了系統(tǒng)可靠性和穩(wěn)定性，并給出了STDW100與CPU應用原理圖。實驗證明，采用STDW100硬件看門狗使嵌入式系統(tǒng)具有很強的抗EMC能力，在實際應用中使系統(tǒng)具有相當高的可靠性和穩(wěn)定性。 發(fā)表于：11/24/2011 基于NiosII的嵌入式網(wǎng)絡通信系統(tǒng) 基于NiosII的嵌入式網(wǎng)絡通信系統(tǒng),1 引言 隨著internet技術的發(fā)展，在許多領域都引起了飛躍性的變化。嵌入式系統(tǒng)應用領域中一個新的趨勢就是開始在嵌入式設備上集成網(wǎng)絡通信功能，比如網(wǎng)絡監(jiān)控、網(wǎng)絡數(shù)據(jù)采集系統(tǒng)等，以便于通過網(wǎng)絡與遠程設備 發(fā)表于：11/24/2011 基于SPI復用配置的FPGA編程方法 本文介紹的是SPI Flash存儲器的復用編程方法的實現(xiàn)。在應用程序不是很大時，可以使用此方法復用SPI Flash存儲器，減少外圍電路，但是配置時間較長。在不要求配置時間的基礎上，可以考慮使用SPI配置模式。 發(fā)表于：11/24/2011 電磁兼容（EMC）元器件的正確選型和應用技巧 在復雜的電磁環(huán)境中，每臺電子、電氣產(chǎn)品除了本身要能抗住一定的外來電磁干擾正常工作以外，還不能產(chǎn)生對該電磁環(huán)境中的其它電子、電氣產(chǎn)品所不能承受的電磁干擾?；蛘哒f，既要滿足有關標準規(guī)定的電磁敏感度極限值要求，又要滿足其電磁發(fā)射極限值要求。 發(fā)表于：11/23/2011 NiosⅡ系統(tǒng)Avalon總線PWM設計 本文通過在NiosⅡ嵌入式系統(tǒng)內部集成了基于Avalon總線的脈沖寬度調制(PWM)從外設，介紹了自定制Avalon設備的過程。將其應用在嵌入式智能小車監(jiān)控系統(tǒng)，為采用Nios II處理器的開發(fā)者提供了一些方法和建議。 發(fā)表于：11/23/2011 采用NiosⅡ的電能質量監(jiān)測系統(tǒng)解決方案 在電力系統(tǒng)的電能質量參數(shù)檢測中，利用可編程邏輯器件的可在線編程特點和SoPC的技術優(yōu)勢，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)，探討了處理諧波數(shù)據(jù)的FFT算法和硬件系統(tǒng)結構的設計，可實現(xiàn)對電能信號的采集、處理、存儲與顯示等功能，達到了實時系統(tǒng)的要求。 發(fā)表于：11/23/2011 基于FPGA的WALLACE TREE乘法器設計 本文根據(jù)FPGA內部標準單元結構，提出了一種改進的WALLACE TREE 6：4壓縮器的新型邏輯結構，并用Xilinx提供的工具套件FPGA Edi-ter實現(xiàn)了該壓縮器單元。結合乘法器在FPGA中的仿真表明，該結構的乘法器在提高系統(tǒng)的時鐘頻率和節(jié)省布局布線方面都有很大的優(yōu)勢。 發(fā)表于：11/23/2011 55nm創(chuàng)新工藝震動消費類終端ASIC設計服務市場 兼容65nm IP、功耗大幅降低堪比40nm，富士通半導體ASIC/COT業(yè)務部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費終端ASIC設計意義重大 發(fā)表于：11/22/2011 基于MAXII570的高精度同步時鐘信號在分布式錄波器中的實現(xiàn) 同步時鐘信號是分布式錄波器系統(tǒng)任務順利完成的關鍵。介紹一種利用可編程CPLD器件實現(xiàn)性能優(yōu)良的分布式同步信號源。通過高度集成，將IRIG-B(DC)解碼器以及系統(tǒng)的各種同步邏輯電路集成在一個MAXII570芯片中，構成一個高精度同步系統(tǒng)，從而達到最佳同步效果。 發(fā)表于：11/22/2011 ?…330331332333334335336337338339…?
