123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

英飛凌以300mm薄晶圓產(chǎn)出首款功率半導(dǎo)體晶片

英飛凌科技(InfineonTechnologies)宣布已于奧地利菲拉赫(Villach)據(jù)點(diǎn)生產(chǎn)出首款300mm(12寸)薄晶圓之功率半導(dǎo)體晶片(firstsilicon)，成為全球首家進(jìn)一步成功采用此技術(shù)的公司。采用300mm薄晶圓生產(chǎn)之晶片的功能特性，與以200mm晶圓制造之功率半導(dǎo)體相同，已成功通過在高壓應(yīng)用產(chǎn)品中使用金氧半導(dǎo)體場(chǎng)效電晶體(MOSFET)的應(yīng)用測(cè)試證明。　　

發(fā)表于：2011/10/14

FPGA設(shè)計(jì)當(dāng)中的功耗問題研究

FPGA設(shè)計(jì)當(dāng)中的功耗問題研究,隨著FPGA的密度越來越高，設(shè)計(jì)者們正在節(jié)能降耗方面取得越來越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢(shì)的另一個(gè)原因是FPGA正在越來越廣泛地應(yīng)用于智能手機(jī)、媒體播放器、游戲機(jī)、衛(wèi)星導(dǎo)航設(shè)備以及數(shù)碼相機(jī)/攝像機(jī)等便攜式設(shè)備

發(fā)表于：2011/10/14

FPGA平臺(tái)架構(gòu)提升信息娛樂系統(tǒng)設(shè)計(jì)靈活性

FPGA平臺(tái)架構(gòu)提升信息娛樂系統(tǒng)設(shè)計(jì)靈活性,開發(fā)車載信息娛樂系統(tǒng)面臨著前所未有的挑戰(zhàn)。事實(shí)上，支持眾多不一致甚至矛盾的要求需要采用全新的思路。設(shè)計(jì)基于FPGA的平臺(tái)就是一種可行的解決方案，可通過設(shè)計(jì)靈活性來滿足多樣化的汽車要求。對(duì)于那些想要達(dá)到

發(fā)表于：2011/10/14

逐鹿嵌入式市場(chǎng)　SoC FPGA杠上MPU

為插旗高性能嵌入式系統(tǒng)，現(xiàn)場(chǎng)可編程閘陣列(FPGA)大廠Altera推出整合安謀國際(ARM)Cortex-A9雙核心中央處理器(CPU)的28 奈米系統(tǒng)單晶片(SoC)FPGA--Cyclone V和Arria V，提供嵌入式系統(tǒng)開發(fā)商微處理器(MPU)之外的新選擇，對(duì)既有MPU廠商形成不小威脅。

發(fā)表于：2011/10/13

基于FPGA和PCI的AFDX終端接口卡設(shè)計(jì)

航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎(chǔ)上經(jīng)過改進(jìn)實(shí)時(shí)性和可靠性建立起來的。依據(jù)ARINC664規(guī)范第7部分對(duì)終端接口卡時(shí)延和抖動(dòng)的性能要求，提出基于FPGA和PCI的AFDX終端接口卡的整體設(shè)計(jì)方案，對(duì)發(fā)送和接收模塊等關(guān)鍵模塊進(jìn)行了設(shè)計(jì)，并分析了PCI接口驅(qū)動(dòng)程序。測(cè)試結(jié)果表明,該接口卡實(shí)時(shí)性好、傳輸速率高、穩(wěn)定可靠，符合AFDX協(xié)議標(biāo)準(zhǔn)。

發(fā)表于：2011/10/13

基于Nios II軟核的內(nèi)河航標(biāo)監(jiān)控系統(tǒng)設(shè)計(jì)

介紹了一種基于Nios II軟核處理器的內(nèi)河航標(biāo)監(jiān)控系統(tǒng)的設(shè)計(jì)，與傳統(tǒng)和限定的硬件組織和連接的控制系統(tǒng)方案相比，F(xiàn)PGA強(qiáng)大的邏輯控制性結(jié)合Nios II軟核的靈活的功能，可方便地實(shí)現(xiàn)功能修改和添加；高度地集成能力，較大程度上減少產(chǎn)品體積以及外部信號(hào)對(duì)系統(tǒng)的干擾，增加了系統(tǒng)的可靠性、穩(wěn)定性和靈活性。利用GSM和GPS進(jìn)行定位數(shù)據(jù)的無線傳輸系統(tǒng)具有簡(jiǎn)單、穩(wěn)定、可靠、覆蓋范圍廣的特點(diǎn)，而且在成本上具有較大地優(yōu)勢(shì)。

發(fā)表于：2011/10/13

Altera發(fā)布FPGA業(yè)界第一款SoC FPGA軟件開發(fā)虛擬目標(biāo)

Altera公司(Nasdaq: ALTR)今天宣布可以提供FPGA業(yè)界的第一個(gè)虛擬目標(biāo)平臺(tái)，支持面向Altera最新發(fā)布的SoC FPGA器件立即開始器件專用嵌入式軟件的開發(fā)。在Synopsys有限公司成熟的虛擬原型開發(fā)解決方案基礎(chǔ)上，SoC FPGA虛擬目標(biāo)是基于PC在Altera SoC FPGA開發(fā)電路板上的功能仿真。虛擬目標(biāo)與SoC FPGA電路板二進(jìn)制和寄存器兼容，功能等價(jià)，保證了開發(fā)人員以最小的工作量將在虛擬目標(biāo)上開發(fā)的軟件移植到實(shí)際電路板上。支持Linux和VxWorks，并在主要ARM輔助系統(tǒng)開發(fā)工具的幫助下，嵌入式軟件工程師利用虛擬目標(biāo)，使用熟悉的工具來開發(fā)應(yīng)用軟件，最大限度的重新使用已有代碼，利用前所未有的目標(biāo)控制和目標(biāo)可視化功能，進(jìn)一步提高效能，這對(duì)于復(fù)雜多核處理器系統(tǒng)開發(fā)非常重要。

發(fā)表于：2011/10/12

Altera發(fā)布SoC FPGA：在28-nm單芯片解決方案中集成了ARM處理器系統(tǒng)和FPGA

Altera公司 (Nasdaq: ALTR) 今天發(fā)布其基于ARM的SoC FPGA系列產(chǎn)品，在單芯片中集成了28-nm Cyclone® V和Arria® V FPGA架構(gòu)、雙核ARM® Cortex?-A9 MPCore?處理器、糾錯(cuò)碼(ECC)保護(hù)存儲(chǔ)器控制器、外設(shè)和寬帶互聯(lián)等。這些SoC FPGA繼承了ARM豐富的軟件開發(fā)工具、調(diào)試器、操作系統(tǒng)、中間件和應(yīng)用程序等輔助系統(tǒng)功能。用戶可以利用Altera的SoC FPGA開發(fā)流程，迅速建立可定制基于ARM的系統(tǒng)，減小了各種行業(yè)中嵌入式系統(tǒng)的電路板面積、功耗和成本，同時(shí)提升了性能，這些行業(yè)包括，汽車、工業(yè)、視頻監(jiān)控、無線基礎(chǔ)設(shè)施、計(jì)算機(jī)和存儲(chǔ)等。

發(fā)表于：2011/10/12

基于FPGA的四通道視頻縮放引擎的研究及設(shè)計(jì)

設(shè)計(jì)了一種可實(shí)現(xiàn)4路視頻信號(hào)縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號(hào)依次經(jīng)過縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊，有效地減少了幀率轉(zhuǎn)換對(duì)存儲(chǔ)器帶寬的需求。幀率變換模塊采用輸入和輸出自適應(yīng)調(diào)整的算法，同時(shí)在縮小模塊采用加權(quán)均值算法，而放大模塊則采用四點(diǎn)雙三次插值算法。在滿足視頻放大質(zhì)量要求的基礎(chǔ)上，避免了采用過于復(fù)雜算法而消耗過多的FPGA資源，有效地解決了視頻放大算法實(shí)現(xiàn)視頻縮小時(shí)原始圖像信息量丟失導(dǎo)致圖像失真的問題。

發(fā)表于：2011/10/12

AVS逆掃描反量化和反變換模塊的硬件設(shè)計(jì)

提出一種適用于AVS視頻解碼器逆掃描、反量化和反變換的硬件結(jié)構(gòu)優(yōu)化設(shè)計(jì)方案，該設(shè)計(jì)把逆掃描、反量化和反變換過程結(jié)合在一起進(jìn)行設(shè)計(jì),以宏塊為單位進(jìn)行操作且在塊與塊之間采用了流水線技術(shù),并通過采用乒乓技術(shù)和寄存器復(fù)用技術(shù)達(dá)到速度和面積的平衡和優(yōu)化。本設(shè)計(jì)在Quartus II 8.0上進(jìn)行了仿真，仿真結(jié)果與C中結(jié)果進(jìn)行了比對(duì)，通過在基于Nios II的AVS視頻解碼系統(tǒng)測(cè)試平臺(tái)上進(jìn)行測(cè)試，證明了該模塊功能的正確性。

發(fā)表于：2011/10/12