123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于FPGA的8PSK軟解調(diào)的研究與實(shí)現(xiàn)

由于LLR 算法具有較高的運(yùn)算復(fù)雜度，不易于硬件實(shí)現(xiàn)，而經(jīng)過簡化的MAX 算法由于避免了指數(shù)和對數(shù)運(yùn)算，大大降低運(yùn)算復(fù)雜度，只需進(jìn)行加減法和少數(shù)乘法運(yùn)算，適合于硬件實(shí)現(xiàn)。該設(shè)計(jì)通過MATLAB 與VHDL 仿真對照，驗(yàn)證了MAX 軟解調(diào)算法硬件設(shè)計(jì)的準(zhǔn)確性，同時(shí)將該模塊與LDPC 譯碼模塊級聯(lián)，在具體的FPGA 芯片上運(yùn)行，利用片上分析儀Chipscope 進(jìn)一步驗(yàn)證設(shè)計(jì)的可行性。

發(fā)表于：2011/4/4

基于FPGA的VGA顯示控制器的設(shè)計(jì)

該顯示控制器是基于Xilinx公司的Spartan-IIE系列FPGA XC2S300E-6-PQ208C設(shè)計(jì)實(shí)現(xiàn)的。此FPGA邏輯資源豐富，其內(nèi)有30萬個(gè)系統(tǒng)門，6912個(gè)邏輯單元(LC)，1536個(gè)可配置邏輯快(CLB)，64Kbit的塊RAM，146個(gè)可用的I/O口，4個(gè)數(shù)字延遲鎖相環(huán)(DLL)。塊RAM可實(shí)現(xiàn)大量數(shù)據(jù)的內(nèi)部存儲，延遲鎖相環(huán)可對時(shí)鐘進(jìn)行管理，可自動調(diào)整并消除輸入時(shí)鐘與FPGA內(nèi)部時(shí)鐘之間的相位偏移，同時(shí)還可實(shí)現(xiàn)對時(shí)鐘的分頻、倍頻和移相。用于幀緩存的兩個(gè)SDRAM 的型號為HY57V281620HCST，此SDRAM 為Hynix公司生產(chǎn)的高速存儲器，其內(nèi)有四個(gè)Bank，每個(gè)Bank的存儲空間為2M×16bit，可應(yīng)用于需存儲大量數(shù)據(jù)的場合。

發(fā)表于：2011/4/4

安森美半導(dǎo)體180 nm工藝技術(shù)嵌入Sidense的1T-OTP存儲器

領(lǐng)先的邏輯非易失性存儲器(LNVM)一次性可編程(OTP)存儲器知識產(chǎn)權(quán)(IP)內(nèi)核開發(fā)商Sidense與應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商(ON Semiconductor，美國納斯達(dá)克上市代號：ONNN)宣布，Sidence已將其180納米(nm) OTP存儲器SLP產(chǎn)品線移配到安森美半導(dǎo)體的180 nm數(shù)字及混合信號技術(shù)平臺ONC18。

發(fā)表于：2011/4/2

FPGA為你免除微控制器停產(chǎn)的后顧之憂

汽車制造商收到了這樣一張通知，被告知投資多年開發(fā)的，原本計(jì)劃還將生產(chǎn)10年的微控制器將要停產(chǎn)，而自己還正在使用這款器件，沒有什么比這再糟糕的事了。在過去幾年里，半導(dǎo)體供應(yīng)商在整合和削減產(chǎn)品線時(shí)，有幾款曾經(jīng)流行一時(shí)的微控制器和微處理器已被要求停產(chǎn)。

發(fā)表于：2011/4/1

Altera Stratix V FPGA榮獲《電子技術(shù)應(yīng)用》雜志 2010年度最佳產(chǎn)品獎

Altera公司(NASDAQ: ALTR)今天宣布，Stratix® V FPGA榮獲《電子技術(shù)應(yīng)用》（AET中國）雜志可編程邏輯類的“2010年度最佳產(chǎn)品獎”?！白罴旬a(chǎn)品獎”旨在表彰對系統(tǒng)設(shè)計(jì)領(lǐng)域創(chuàng)新貢獻(xiàn)最大的技術(shù)。

發(fā)表于：2011/4/1

一種基于SoPC的FPGA在線測試方法

摘要：針對Altera公司現(xiàn)有FPGA在線測試方法無法適應(yīng)大批量測試／激勵(lì)數(shù)據(jù)自動傳輸?shù)那闆r，論文提出了一種基于SoPC的FPGA在線測試方法，該方法采用NiosII控制數(shù)據(jù)傳輸過程、DMA協(xié)助數(shù)據(jù)傳輸、FIFO作為數(shù)據(jù)暫存，采用

發(fā)表于：2011/4/1

基于FPGA的8085A CPU結(jié)構(gòu)分析

現(xiàn)場可編程門陣列FPGA 門數(shù)眾多，人們可以將合適的IP軟核或其他形式的核作為嵌入式模塊裝在自己的設(shè)計(jì)中。但通常IP軟核需要門數(shù)較多的FPGA 器件支持，作為學(xué)習(xí)來說的FPGA 芯片往往資源有限，需要節(jié)約FPGA 的成本與面積; 并且沒必要實(shí)現(xiàn)所有功能，只要做出關(guān)鍵部分及重要結(jié)構(gòu)，明白其運(yùn)行機(jī)理，又能與真實(shí)的CPU 緊密相聯(lián)即可。實(shí)驗(yàn)箱上采用的FPGA 芯片為Altera 公司的EPF10K20TC144- 4。這里以Inte l的8085A 為例來說明8位計(jì)算機(jī)的工作原理。

發(fā)表于：2011/4/1

基于FPGA芯片和頻率合成器ADF4360-4的GPS信號源

頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負(fù)反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能，為系統(tǒng)上、下變頻提供本振信號，對相位噪聲和雜散具有很好的抑制作用，通過鎖相頻率合成技術(shù)實(shí)現(xiàn)的頻率源已經(jīng)在雷達(dá)、通信、電子等領(lǐng)域得到了廣泛應(yīng)用。本文以GPS信號源設(shè)計(jì)為參考，介紹ADI公司的頻率合成器ADF4360-4在GPS信號源設(shè)計(jì)中的典型應(yīng)用。

發(fā)表于：2011/4/1

萊迪思和HELION TECHNOLOGY發(fā)布了適用于LatticeECP3 FPGA系列的壓縮和加密IP核

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）和Helion Technology今日宣布一系列適用于LatticeECP3? FPGA系列的壓縮和加密的IP核現(xiàn)已上市。該系列具有有效載荷壓縮系統(tǒng)核，提高了有限信道帶寬的利用率，因此非常適合微波回程應(yīng)用、寬帶無線接入適用于802.16e（WiMAX）以及潛在的其他多鏈路多輸入-多輸出（MIMO）應(yīng)用中的使用。在LatticeECP3器件中，IP核可以從500Mbps無縫擴(kuò)展至超過3Gbps，并可用于典型的網(wǎng)絡(luò)應(yīng)用中的第2層或第3層。IP核采用了非常強(qiáng)大和成熟的LZRW無損壓縮算法，它已經(jīng)由Helion的客戶量產(chǎn)使用了超過五年以上。　

發(fā)表于：2011/3/31

BLDCM增量式光電編碼器碼盤損傷檢測系統(tǒng)

直流無刷電機(jī)（BLDCM）兼有交流電機(jī)的結(jié)構(gòu)簡單和普通直流電機(jī)的高運(yùn)行效率以及極佳調(diào)速性能等特點(diǎn)；尤其在精確定位的伺服系統(tǒng)中得到廣泛應(yīng)用。但在BLDCM高精度伺服定位中起著關(guān)鍵作用的光電編碼器碼盤在實(shí)際安裝中常會因?yàn)椴僮鞑划?dāng)而對其造成損傷，增大了電機(jī)產(chǎn)品的出廠故障率。介紹了基于FPGA設(shè)計(jì)的光電碼盤損傷檢測方案，可以快速準(zhǔn)確地檢測待測BLDCM光電編碼器碼盤的受損程度。

發(fā)表于：2011/3/31