頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 基于PCI總線的測(cè)控卡的設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程,數(shù)據(jù)采集,儀器儀表 發(fā)表于：2008/10/20 一種改進(jìn)Turbo碼譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：2008/10/17 可編程模擬器件原理與開(kāi)發(fā) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：2008/10/16 CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,數(shù)據(jù)采集 發(fā)表于：2008/10/16 基于FPGA的一種高速圖形幀存設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,多媒體 發(fā)表于：2008/10/16 一種基于嵌入式系統(tǒng)和Internet的FPGA動(dòng)態(tài)配置方案 芯片及解決方案,站點(diǎn)首頁(yè),芯片,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：2008/10/16 Cypress推出結(jié)合nvSRAM技術(shù)的PSoC NV組件 Cypress Semiconductor推出整合了非揮發(fā)性靜態(tài)隨機(jī)存取內(nèi)存(nvSRAM)與可編程系統(tǒng)單芯片(PsoC)的PSoC NV系列，這些SoC整合了可組態(tài)的模擬與數(shù)字電路，并由芯片內(nèi)建的微控制器所控制，可安全儲(chǔ)存登錄資料，主要瞄準(zhǔn)運(yùn)算、網(wǎng)絡(luò)、電信、汽車(chē)、工業(yè)等市場(chǎng)。 發(fā)表于：2008/10/16 短波擴(kuò)頻通信系統(tǒng)中數(shù)字相關(guān)器的FPGA設(shè)計(jì)與實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/10/14 一種HDLC數(shù)據(jù)轉(zhuǎn)發(fā)的全自動(dòng)硬件引擎設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/10/14 基于FPGA的高速LDPC碼編碼器的設(shè)計(jì)與實(shí)現(xiàn) LDPC碼是通信系統(tǒng)中一種性能十分優(yōu)秀的信道編碼。本文針對(duì)便于硬件實(shí)現(xiàn)的QC_LDPC碼進(jìn)行了編碼器設(shè)計(jì)，采用多路并行、流水線結(jié)構(gòu)、優(yōu)化關(guān)鍵路徑等多種手段，在Altera公司FPGA平臺(tái)上實(shí)現(xiàn)了編碼速率高達(dá)1.6Gbps的編碼器，并使用邏輯分析儀驗(yàn)證了編碼器在高速運(yùn)行下結(jié)果的正確性。 發(fā)表于：2008/10/14 ?…556557558559560561562563564565…?
