頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 德州儀器推出1.8V 可編程 VCXO 3-PLL 時(shí)鐘合成器 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：2008/8/21 Altera與Mentor Graphics在DO-254上展開(kāi)合作 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：2008/8/21 用 FPGA 協(xié)處理提升無(wú)線子系統(tǒng)的性能 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：2008/8/21 在 FPGA 中轉(zhuǎn)換音頻采樣率 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：2008/8/21 在包交換網(wǎng)絡(luò)上仿真E1業(yè)務(wù) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/8/20 跳頻通信信號(hào)源的研制 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：2008/8/20 數(shù)字懸浮控制系統(tǒng)中的降噪方法及實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,模擬技術(shù),EDA及可編程 發(fā)表于：2008/8/20 一個(gè)嵌入式系統(tǒng)的Petri網(wǎng)模型與CPLD實(shí)現(xiàn) 將Petri網(wǎng)與VHDL結(jié)合,運(yùn)用Petri網(wǎng)建立硬件系統(tǒng)模型,然后采用VHDL語(yǔ)言進(jìn)行設(shè)計(jì),最終下載到CPLD,成功地實(shí)現(xiàn)了整個(gè)硬件系統(tǒng)的邏輯控制器設(shè)計(jì)。 發(fā)表于：2008/8/20 賽普拉斯任命業(yè)界資深人士 Ben Lee 擔(dān)任全球銷售高級(jí)副總裁 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：2008/8/20 基于FPGA的智能誤碼測(cè)試儀 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,儀器儀表 發(fā)表于：2008/8/19 ?…568569570571572573574575576577…?
