頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 Altera與Xilinx FPGA同在一個JTAG鏈中的配置方法 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/22 MAX II的安全保密性能 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/22 異步FIFO結(jié)構(gòu) 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/21 Altera Stratix III FPGA榮膺2008 DesignVision大獎 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：2008/2/20 Altera加強汽車電子產(chǎn)品組合 推薦芯片(右側(cè)),站點首頁,芯片,EDA及可編程,汽車電子 發(fā)表于：2008/2/20 主飛行儀表圖形加速顯示系統(tǒng)的FPGA設(shè)計 針對主飛行顯示儀對圖形處理和顯示的苛刻要求，采用基于儀器總線和擴展總線的高速陣列信號處理板的設(shè)計模式，提出了一種基于硬件加速的PFD圖形顯示設(shè)計方法。該方法實現(xiàn)了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎，提高了PFD圖形生成和顯示的實時性和可靠性。實踐證明，該設(shè)計顯著解決了PFD圖形顯示系統(tǒng)中的速度瓶頸。 發(fā)表于：2008/2/20 Cyclone與Spartan-3的對比 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/19 簡化FPGA 配置設(shè)計過程 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/19 賽靈思公司Virtex-5系列概述 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/19 賽靈思公司Virtex-4系列概述 技術(shù)資料,站點首頁,技術(shù),EDA及可編程 發(fā)表于：2008/2/19 ?…604605606607608609610611612613…?
