頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 臺積電宣布45億美元新投資，聚焦7nm擴產(chǎn)，特殊和先進工藝 臺積電昨日舉行董事會，核準資本預算45億美元，據(jù)透露，這項投資將主要用于興建廠房；建置、擴充及升級先進制程產(chǎn)能；轉換邏輯制程產(chǎn)能為特殊制程產(chǎn)能；轉換成熟制程產(chǎn)能為特殊制程產(chǎn)能；擴充及升級特殊制程產(chǎn)能；擴充先進封裝制程產(chǎn)能和2018年第四季研發(fā)資本預算與經(jīng)常性資本預算。 發(fā)表于：8/16/2018 刁石京正式入主紫光國微 8月14日，刁石京正式入主紫光國微。 發(fā)表于：8/16/2018 世芯7奈米HPC應用芯片需求旺 近來隨著7奈米制程成熟，及HPC/AI芯片市場需求火熱，世芯電子(3661)屢獲日本、中國及歐美客戶的HPC/AI設計案訂單。世芯設計之首顆7奈米HPC高速運算ASIC芯片日前已成功投片(Tape-Out)驗證成功，并開始進入量產(chǎn)供貨。 發(fā)表于：8/16/2018 基于FPGA的實時QRS波檢測系統(tǒng)設計 根據(jù)在線心電信號自動分析系統(tǒng)的實時性要求，提出了一種基于現(xiàn)場可編程門陣列的QRS波檢測解決方案和硬件結構。該方案采用離散小波變換（DWT）算法結合閾值檢測算法進行特征點提取，克服了傳統(tǒng)算法受噪聲、基漂、雜波等影響的缺點，邏輯簡單，適合硬件實現(xiàn)。 發(fā)表于：8/16/2018 Prewitt圖像邊緣檢測及邊緣細化的FPGA實現(xiàn) 針對實時圖像處理的要求，使用FPGA對圖像數(shù)據(jù)流進行在線Prewitt邊緣檢測。針對傳統(tǒng)算法需要人工給定閾值和產(chǎn)生的邊緣較寬的不足，用基于FPGA的自適應閾值算法和非極大值抑制方法對邊緣檢測的結果進行細化處理，提高了邊緣檢測的精度。 發(fā)表于：8/16/2018 基于FPGA的新型高性能永磁同步電機驅動系統(tǒng)設計 提出了一種基于FPGA的單芯片驅動控制方案。它采用硬件模塊化的現(xiàn)代EDA設計方法，使用VHDL硬件描述語言，實現(xiàn)了永磁同步電機矢量控制系統(tǒng)的設計。 發(fā)表于：8/16/2018 基于FPGA的方向濾波指紋圖像增強算法實現(xiàn) 設計了一種基于FPGA純硬件方式實現(xiàn)方向濾波的指紋圖像增強算法。采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復用和流水線處理等技術完成了方向濾波指紋圖像增強算法在FPGA上的實現(xiàn)。系統(tǒng)通過了Modelsim的仿真驗證，并在Terasic公司的DE2平臺上完成了硬件測試。 發(fā)表于：8/16/2018 公布代號為Foreshadow的SGX技術缺陷，英特爾處理器還有多少漏洞未發(fā)現(xiàn)？ 近日，英特爾公布了一個可能會導致敏感數(shù)據(jù)泄露的潛在安全漏洞，這已經(jīng)是它自今年年初以來第三次不得不披露其系統(tǒng)漏洞了。 發(fā)表于：8/15/2018 RISC-V帶給中國CPU和芯片行業(yè)發(fā)展的歷史性機遇 微處理器指令集架構（Instruction Set Architecture，ISA）是溝通軟硬件運算之間的橋梁，是處理器的靈魂。包括復雜指令集運算（Complex Instruction Set Computing，CISC）、精簡指令集運算（Reduced Instruction Set Computing，RISC）、顯式并行指令集運算（Explicitly Parallel Instruction Computing，EPIC）、超長指令字指令集運算（Very Long Instruction Word，VLIW）四類。 發(fā)表于：8/15/2018 學界 | 老論文沒有源碼？14年神經(jīng)圖靈機的復現(xiàn)被接收為大會論文 在篇篇論文都是 state-of-the-art 的年代，論文的可復現(xiàn)性與官方代碼一直受到研究者的關注，我們希望知道實際的模型性能或改進方法到底有沒有原論文寫的那么好。 發(fā)表于：8/15/2018 ?…85868788899091929394…?
