时钟的同步Verilog_设计源代码
所屬分類：源代码
上傳者：crazybingo
文檔大?。?span>60 K
所需積分：0分積分不夠怎么辦？
文檔介紹：FPGA中往往会遇到跨始终，或者异步时钟，这就需要涉及到时钟的同步问题，
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。