基于FPGA的TD-LTE系统上行同步的实现
所屬分類：参考设计
上傳者：aet
文檔大小：487 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹： 基于最大似然 (ML)估计算法，改进并利用FPGA实现了一种适用于TD-LTE系统的上行同步算法。主要介绍了如何利用FPGA实现ML算法。并以Virtex-5芯片为硬件平台，进行了仿真、综合、板级验证、联机验证等工作。结果表明，该同步算法应用到TD-LTE系统具有良好的稳定性和可行性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。