基于FPGA的JPEG压缩编码设计与实现
所屬分類：参考设计
上傳者：aet
文檔大?。?span>439 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：利用FPGA可以并行处理数据的优点，设计出了一种JPEG压缩编码电路。并在尽量保证图像质量的前提下，对JPEG的传统编码过程进行优化与调整，简化了编码电路，提高了编码效率，并生成独立IP核，方便调用。实验结果表明，设计的编码电路完全达到了预期目的。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。