16位嵌入式RISC微处理器设计
所屬分類：参考设计
上傳者：aet
文檔大小：482 K
所需積分：0分積分不夠怎么辦？
文檔介紹：设计了一款具有4级流水线结构的16位RISC嵌入式微处理器。针对转移指令，未采用惯用的延迟转移技术，而是通过在取指阶段增加相应的硬件结构实现了无延迟转移。采用内部前推技术解决了指令执行过程中的数据相关。同时通过设置相应的硬件堆栈实现了对中断嵌套和调用嵌套的支持。整体系统结构采用Verilog HDL语言设计，指令系统较完善。在软件平台上的仿真验证初步表明了本设计的正确性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。