Cadence 相關(guān)文章(111篇)
-
簡單易上手，定制版的PSpice for TI 仿真器內(nèi)置5700多種模型庫
發(fā)表于：2020/9/29 15:47:00
-
新型PSpice® for TI工具通過系統(tǒng)級電路仿真和驗證可幫助工程師縮短產(chǎn)品上市時間
發(fā)表于：2020/9/16 9:25:41
-
?Cadence的創(chuàng)新突破，如何讓軟件設(shè)計工具引領(lǐng)時代
發(fā)表于：2020/9/2 9:59:23
-
EDA 之戰(zhàn)
發(fā)表于：2020/7/15 12:59:55
-
Cadence發(fā)布業(yè)界首款基于機(jī)器學(xué)習(xí)引擎的新版數(shù)字全流程
發(fā)表于：2020/3/18 17:04:36
-
?EDA發(fā)展歷史及現(xiàn)狀
發(fā)表于：2020/1/23 21:11:58
-
Cadence宣布EDA領(lǐng)域規(guī)模最大、涵蓋技術(shù)最全面的業(yè)內(nèi)盛會-CDNLive順利落幕
發(fā)表于：2019/8/16 9:05:48
-
Cadence發(fā)布全球首個企業(yè)級原型平臺Protium X1
發(fā)表于：2019/8/16 9:02:17
-
Cadence大會滬上開幕，IC產(chǎn)業(yè)向AI“求解”
發(fā)表于：2019/8/16 8:49:00
-
Cadence推出Clarity 3D場求解器，為系統(tǒng)級分析和設(shè)計提供前所未有的性能及容量
發(fā)表于：2019/8/16 0:58:00
-
Cadence推出全新Tensilica DNA 100處理器IP，為設(shè)備端AI應(yīng)用提供業(yè)界領(lǐng)先的性能和能效
發(fā)表于：2019/8/16 0:56:00
-
UltraSoC獲得500萬英鎊投資，欲將其系統(tǒng)級芯片分析和安全監(jiān)技術(shù)推廣到高可靠性系統(tǒng)應(yīng)用領(lǐng)域
發(fā)表于：2019/6/28 18:37:33
-
Cadence推Tensilica Vision Q7 DSP 為汽車提供雙倍的視覺和AI性能
發(fā)表于：2019/6/15 20:29:45
-
Cadence 發(fā)布企業(yè)級 FPGA 原型
發(fā)表于：2019/6/9 13:12:51
-
Arm、Cadence、Xilinx聯(lián)合推出基于TSMC 7納米工藝的首款A(yù)rm Neoverse系統(tǒng)開發(fā)平臺，面向下一代云到邊緣基礎(chǔ)設(shè)施
發(fā)表于：2019/3/23 21:59:25
-
Cadence陳立武：數(shù)據(jù)經(jīng)濟(jì)為半導(dǎo)體產(chǎn)業(yè)帶來巨大空間
發(fā)表于：2018/8/20 17:31:00
-
2018年度Cadence中國用戶大會最佳論文花落天津飛騰
發(fā)表于：2018/8/16 13:49:00
-
Cadence推出Voltus-XP 支持大規(guī)模并行處理、加速高達(dá)5倍、大容量的先進(jìn)工藝節(jié)點電源簽核技術(shù)
發(fā)表于：2018/7/25 22:00:44
-
Cadence 30年創(chuàng)新歷程
發(fā)表于：2018/6/6 20:48:06
-
Cadence全新Tensilica Vision Q6 DSP IP助力提升視覺與AI性能
發(fā)表于：2018/4/13 13:02:00
-
首款3nm測試芯片流片成功
發(fā)表于：2018/3/8 5:00:00
-
AI開始在芯片設(shè)計領(lǐng)域大顯身手
發(fā)表于：2018/2/7 21:49:00
-
艾睿電子和Cadence在arrow.com推出OrCAD Entrepreneur，加速印刷電路板設(shè)計流程
發(fā)表于：2018/2/1 18:43:55
-
Cadence推出業(yè)界首款PCI Express 5.0驗證IP 現(xiàn)可供貨
發(fā)表于：2017/11/29 19:52:00
- 千人盛會開幕，2017 Cadence全球用戶大會 CDNLive登陸上海
-
Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)
發(fā)表于：2017/7/26 11:16:00
-
Cadence針對Palladium Z1仿真平臺發(fā)布VirtualBridge適配器
發(fā)表于：2017/6/19 15:37:00
-
Cadence數(shù)字、簽核與定制／模擬工具助力實現(xiàn)三星7LPP和8LPP工藝技術(shù)
發(fā)表于：2017/6/15 13:27:00
-
全新Cadence Virtuoso實現(xiàn)IC、封裝和電路板無縫集成的設(shè)計流程
發(fā)表于：2017/6/12 15:10:00
-
Cadence發(fā)業(yè)界首款獨立完整神經(jīng)網(wǎng)絡(luò)DSP核
發(fā)表于：2017/5/4 11:16:00
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2