最新設(shè)計(jì)資源

用雙端口RAM實(shí)現(xiàn)與PCI總線接口數(shù)據(jù)通訊[模擬設(shè)計(jì)][其他]

提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設(shè)計(jì)方案，并給出了PCI總線接口芯片寄存器配置實(shí)例，介紹了軟件包WinDriver開發(fā)設(shè)備驅(qū)動(dòng)程序的具體過程。隨著計(jì)算機(jī)技術(shù)的不斷發(fā)展，為滿足外設(shè)間以及外設(shè)與主機(jī)間的高速數(shù)據(jù)傳輸，Intel公司于1991年提出了PCI總線概念。PCI總線是一種能為主CPU及外設(shè)提供高性能數(shù)據(jù)通訊的總線，其局部總線在33MHz總線時(shí)鐘、32位數(shù)據(jù)通路時(shí)，數(shù)據(jù)傳輸速率最高可達(dá)133Mbps。實(shí)際應(yīng)用中，可通過PCI總線實(shí)現(xiàn)主機(jī)與外部設(shè)備的高速數(shù)據(jù)傳輸，有效解決數(shù)據(jù)的實(shí)時(shí)傳輸和存儲(chǔ)問題，為信號的實(shí)時(shí)處理打下良好基礎(chǔ)。本文主要提供一種基于PCI總線的數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)方案，其中雙口RAM起橋梁作用，完成上位機(jī)與外圍主控單元之間的數(shù)據(jù)握手。1雙端口RAM實(shí)現(xiàn)PCI總線接口方案本系統(tǒng)主要用于解決上位機(jī)與外圍控制單元的數(shù)據(jù)傳輸問題。上位機(jī)運(yùn)行信息診斷程序，通過PCI總線與外圍控制單元以一定速率傳輸數(shù)據(jù)，在主機(jī)中實(shí)時(shí)監(jiān)控并保存數(shù)據(jù)。由于實(shí)現(xiàn)高速實(shí)時(shí)數(shù)據(jù)傳輸，數(shù)據(jù)量大，所以在PCI局部總線上插入一個(gè)高速雙端口RAM。雙端口RAM一端作為PCI總線接口的本地端存儲(chǔ)器

發(fā)表于：3/23/2012