《電子技術應用》
您所在的位置:首頁 > 其他 > 业界动态 > 超低压差大电流LDO AS1364—FPGA/CPLD/DSP的电源管理专家

超低压差大电流LDO AS1364—FPGA/CPLD/DSP的电源管理专家

2009-03-23
作者:利尔达科技

利爾達科技有限公司是一家提供專業(yè)嵌入式技術解決方案的高科技企業(yè)。公司致力于為中國廣大客戶提供嵌入式技術解決方案以及電子元器件的供應,提供“一站式采購”解決方案。目前主要代理:TIROHM、EXAR、UM、OKIAustriamiscrosystems、ANPEC等諸多國際著名半導體廠家的產品,以滿足工程師對整個系統設計所需元器件的需要,現為工程師介紹一款奧地利微電子(AMS)生產的超低功耗LDO,供廣大工程師在設計中參考!

一、AS1364簡介與特性

AS1364是一款輸出電流高達1A的超低壓差LDO,其工作電壓為 2.0~5.5V,具有固定或可調兩種電壓輸出方式,輸出電壓范圍為 1.2~5.0V。可調電壓輸出方式的電壓紋波50μVrms,而固定電壓輸出方式則低達10μVrms。在輸出電壓達到標稱值的6%之內時,AS1364POK腳將給出一個電源正常輸出的信號,其數字使能腳(EN)可實現對系統動態(tài)電源進行管理。此外,AS1364 還具有過溫、過流保護功能。

良好的優(yōu)勢和特性決定了其應用,從下表中,我們可以清晰的看到其強大的應用潛力和市場。

目標需求

對應優(yōu)勢

重要特性

FPGA/CPLD/DSP等高速數字系統對低電壓1.2V,1.8V等需求。

大輸出電流時要求低壓差的需求。

高精度、低紋波的需求。

低功耗的需求

適合應用于2/3節(jié)干電池或單節(jié)鋰電池的場合

工作電壓:2.0~5.5V

提高設計的靈活性

輸出電壓:1.2~5.0V

提高電源系統的效率和壽命

輸出電流1A時,最低壓差140mV

最大限度延長電池和芯片的使用壽命

35uA超低靜態(tài)電流,關斷電流10nA

提升高速數字系統的可靠性

電壓紋波小10uVrms

?

?

二、AS1364的典型應用------光端機

光端機客戶領域,客戶需求一個輸出1.2V,輸出電流多數要求在600--700mA的一顆電源芯片,其作用是給專用芯片FPGACORE供電。而一般CORE對電壓的穩(wěn)定性要求比較高,對數字系統來說,電源的紋波直接影響系統的可靠性。直接采用普通LDO時,在大電流應用下由于壓差過大而導致芯片發(fā)熱量過大,電源穩(wěn)定性得不到保證,無法滿足客戶需求,且大電流LDO 1.2v輸出的比較少;采用DC/DC+LDO的方式時,整個方案的成本又會增加?;谝陨戏治觯话憧蛻魰x擇采用高精度的LDO來實現,可以看出AS1364在性價比上是一個最好的選擇。

??? 下圖為,光端機FPGA核供電的示意框圖:

AS1364做為一個非常具有特色LDO產品,在其他領域如:便攜設備,手機等領域應用中更加廣泛。

注:AS1363也是同樣的一顆輸出電流為500mA LDO,其電氣參數和應用領域和AS1364基本相同。

綜上所述,采用AS1364、AS1363設計的各種應用電路,不僅電路設計簡單、電壓紋波小、功耗低,而且系統穩(wěn)定性好、使用壽命長。已廣泛應用于FPGA/CPLD/DSP等各種CORE核以及各種便攜式供電設備中,其優(yōu)良特性已在越來越多的實際應用中得到驗證。
本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。

相關內容