基于Avalon总线的8051MCU IP核的设计
作者：王安文 倪奎 旷捷 程方敏
摘要： 本文设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集，优化内部的结构，通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度，使IP核在100MHz时钟下，能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上完成了硬件验证。
Abstract：
Key words :
摘 要：本文設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執(zhí)行一條指令。本設計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗證。
關鍵詞：MCS-51、Avalon總線、流水線
此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。