基于Avalon总线的8051MCU IP核的设计
作者：王安文 倪奎 旷捷 程方敏
摘要： 本文设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集，优化内部的结构，通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度，使IP核在100MHz时钟下，能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上完成了硬件验证。
Abstract：
Key words :
摘 要：本文設(shè)計(jì)了一款基于Avalon總線(xiàn)的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過(guò)采用流水線(xiàn)技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時(shí)鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功能仿真和時(shí)序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開(kāi)發(fā)板上完成了硬件驗(yàn)證。
關(guān)鍵詞：MCS-51、Avalon總線(xiàn)、流水線(xiàn)
基于A(yíng)valon總線(xiàn)的8051MCU IP核的設(shè)計(jì)-武漢大學(xué)-王安文.pdf
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。