截短Reed-Solomon码译码器的FPGA实现
张 玲，张 立，何 伟
摘要： 提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明，该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。
Abstract：
Key words :
摘 要： 提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實現(xiàn)方式。驗證表明，該算法能顯著提高基于FPGA的RS譯碼器的速度并簡化其電路結(jié)構(gòu)。
關(guān)鍵詞： RS譯碼器；關(guān)鍵方程；BM算法；FPGA；并行結(jié)構(gòu)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。