臺積電3nm工藝首選FinFET晶體管技術(shù)。

    臺積電3nm工藝晶體管密度達到了2．5億／mm?。

    繼公布2020年第一季度財報，凈利潤遠高于去年同期后，臺積電又公開了自研最新3nm工藝的細節(jié)：晶體管密度達2．5億／mm?，是7nm工藝的3．6倍，可將奔騰4處理器縮小到普通針頭大小。

    基于如此高的晶體管密度，臺積電3nm工藝的整體性能也較前幾代工藝有了很大程度的提升，較7nm工藝性能提升15％，能耗提升30％；較5nm工藝性能提升7％，能耗提升15％。

    根據(jù)臺積電公布的今年一季度財報，在制程工藝上，7nm工藝營收占總營收的35％，10nm工藝占營收的0．5％，16nm工藝占總營收的19％，可見當前先進工藝是臺積電營收的重要組成部分。

    而在公布財報后的電話會議上，臺積電也透露，3nm工藝研發(fā)進程沒有受到疫情影響，依舊首選成本和能效都上佳的FinFET晶體管技術(shù)，并且將持續(xù)投入，預計在2021年進入風險試產(chǎn)階段，2022年下半年量產(chǎn)。

    與此同時，同樣在3nm工藝上持續(xù)投入的三星也正積極促進該工藝量產(chǎn)，不過它們選擇的是GAA環(huán)繞柵極晶體管技術(shù)，可見三星對3nm委以重任。

    從當前來看，兩家公司的3nm工藝研發(fā)進程基本一致，雖然三星曾計劃在2021年量產(chǎn)該工藝，但受疫情影響推遲到了2022年，究竟誰能率先進入量產(chǎn)階段，我們拭目以待。