自從與蘋果在手機(jī)芯片合作上一炮而紅之后，關(guān)于臺積電的封裝的討論就常常見諸于各大媒體。昨日，臺積電研發(fā)VP余振華參加了一年一度的集成電路產(chǎn)業(yè)盛會(huì)Hotchips，并在上面講述了臺積電在先進(jìn)封裝方面的路線圖，當(dāng)中尤其聚焦在chiplet和3D封裝方面，進(jìn)行了深入闡釋。為此，半導(dǎo)體行業(yè)觀察將其摘要共享給大家，希望能夠給大家?guī)韼椭?br/>

　　在具體介紹余振華的演講之前，我們先看一下臺積電公司對其的介紹。

　　余振華博士現(xiàn)任臺積公司Pathfinding for System Integration副總經(jīng)理。余振華博士于1994年加入臺積公司，負(fù)責(zé)后段研發(fā)相關(guān)的多種業(yè)務(wù)，并成功地開發(fā)0.13微米銅制程的關(guān)鍵制程技術(shù)。余博士同時(shí)領(lǐng)先推出臺積公司的晶圓級系統(tǒng)整合技術(shù)，包括CoWoS?、整合型扇出（InFO）封裝技術(shù)和臺積電系統(tǒng)整合芯片（SoIC^TM）及其相關(guān)技術(shù)。2016年以前，余振華博士于Integrated Interconnect & Packaging處擔(dān)任資深處長一職。

　　加入臺積公司之前，余振華博士是美國AT&T貝爾實(shí)驗(yàn)室的研究員和項(xiàng)目負(fù)責(zé)人。1987年至1994年間，余博士致力于次微米制程，組件及整合技術(shù)研發(fā)工作。

　　以下為余振華博士的演講重點(diǎn)摘要：

　　據(jù)余博士介紹，公司之所以會(huì)在封裝上面關(guān)注，主要是在綜合考量率成本、性能、功耗、上市時(shí)間、靈活性和可伸縮性等多個(gè)方面。如下圖所示，臺積電在面向前段和后段，都有其相應(yīng)對的3D封裝結(jié)束，而公司將其統(tǒng)一到一個(gè)叫作3D Fabirc的平臺里。而在其中包括了其2.5D 和 3D 封裝產(chǎn)品。

　　而據(jù)半導(dǎo)體行業(yè)觀察之前的報(bào)道，其中，2.5D封裝技術(shù)CoWoS可分為 CoWoS 和 InFO 系列。首先看CoWoS技術(shù)，可以分為以下幾種：

　　1、CoWoS-S

　　用于die到die再分布層 （redistribution layer：RDL） 連接的帶有硅中介層的“傳統(tǒng)”基板上晶圓上芯片（chip-on-wafer-on-substrate with silicon interposer ）正在慶祝其大批量制造的第 10 年。

　　2、CoWoS-R

　　CoWoS-R 選項(xiàng)用有機(jī)基板中介層取代了跨越 2.5D die放置區(qū)域范圍的（昂貴的）硅中介層。CoWoS-R 的折衷是 RDL 互連的線間距較小——例如，與 CoWoS-S 的亞微米間距相比，有機(jī)上的間距為 4 微米。

　　3、CoWoS-L

　　在硅 –S 和有機(jī) –R 中介層選項(xiàng)之間，TSMC CoWoS 系列包括一個(gè)更新的產(chǎn)品，具有用于相鄰die邊緣之間（超短距離）互連的“本地”硅橋。這些硅片嵌入有機(jī)基板中，提供高密度 USR 連接（具有緊密的 L/S 間距）以及有機(jī)基板上（厚）導(dǎo)線和平面的互連和功率分配功能。

　　請注意，CoWoS 被指定為“chip last”組裝流程，芯片連接到制造的中介層。

　　再看2.5D封裝技術(shù)InFO。

　　據(jù)介紹，InFO 在載體上使用（單個(gè)或多個(gè)）裸片，隨后將這些裸片嵌入molding compound的重構(gòu)晶圓中。隨后在晶圓上制造 RDL 互連和介電層，這是“chip first”的工藝流程。單die InFO 提供了高凸點(diǎn)數(shù)選項(xiàng)，RDL 線從芯片區(qū)域向外延伸——即“扇出”拓?fù)?。如下圖所示，多die InFO 技術(shù)選項(xiàng)包括“InFO-PoP：package-on-package”和“InFO-oS：InFO assembly-on-substrate”。

　　臺積電的3D封裝技術(shù)則是SoIC。據(jù)臺積電介紹，公司的3D 封裝與 SoIC 平臺相關(guān)聯(lián)，該平臺使用堆疊芯片和直接焊盤鍵合，面對面或面對背方向 -表示為 SoIC 晶圓上芯片（chip on wafer）。硅通孔 （TSV） 通過 3D 堆棧中的die提供連接。

　　從余振華最新的介紹可以看到，在封裝領(lǐng)域，現(xiàn)在正在產(chǎn)生一些新的變化：第一是先進(jìn)晶圓廠的chiplet和3D封裝技術(shù)將會(huì)開啟一個(gè)新時(shí)代；第二就是為了滿足More Moore和More-than-Moore的而需求，行業(yè)看到從CMOS向CSYS轉(zhuǎn)變的趨勢。

　　在接下來的介紹中，余振華對TSMC的封裝技術(shù)進(jìn)行了更深入的介紹。

　　如下圖所示，他對臺積電的3DFabrics進(jìn)行了更新。

　　其中，擁有針對移動(dòng)AP的InFO_B （Bottom Only）技術(shù)。

　　根據(jù)半導(dǎo)體行業(yè)觀察之前的介紹，InFO_PoP 其頂部連接了一個(gè) DRAM 模塊，在 DRAM 和 RDL 互連層之間有過孔。TSMC 正在更改此 InFO_PoP 產(chǎn)品，以使 （LPDDR DRAM） 封裝組裝能夠在外部合同制造商/OSAT 上完成，InFO_B 表示一個(gè)選項(xiàng)，如下所示。

　　同時(shí)，還有針對HPC的chiplet集成技術(shù)InFO-R/oS的更新。

　　如下圖所示，針對不同的需求，臺積電能提供擁有不同特性的InFO_oS技術(shù)。如圖所示，這些邏輯芯片被 SerDes 小芯片這樣的 I/O包圍，以支持高速/高基數(shù)網(wǎng)絡(luò)交換機(jī)。

　　接下來，余振華還介紹了超高帶寬的chiplet集成InFO-L/LSI。

　　如圖所示，面向超高性能的計(jì)算系統(tǒng)，臺積電也提供了InFO技術(shù)支持。值得一提的是，在這個(gè)圖中，臺積電方面還提供了tesla的一個(gè)參考鏈接，可以確定在tesla最新的AI芯片上，采用了臺積電的這個(gè)封裝技術(shù)。相信這也將成為未來更多高性能芯片的選擇。

　　在SoIS方面，臺積電也獲得了超高的良率。

　　同時(shí)，在性能方面，SoIS也表現(xiàn)出色。

　　余振華同時(shí)還披露了SoIS的設(shè)計(jì)規(guī)則和功耗性能等多方面的信息。

　　當(dāng)然，在可靠性方面，SoIS的表現(xiàn)也不會(huì)讓人失望。

　　在介紹完SoIS之后，余振華介紹了臺積電 InFO_SoW技術(shù)的關(guān)鍵優(yōu)勢。具體如下圖所示。值得一提的是，Cerebras在其用單晶圓制造的WSE上，使用的正式這個(gè)封裝技術(shù)。

　　將其與MCM相比，InFO_SoW在線密度、帶寬密度方面等多個(gè)方面都有明顯的優(yōu)勢。

　　從電氣特性上看，如下圖所示，InFO_SoW也不遑多讓。

　　從余振華的總結(jié)可以看到，這個(gè)技術(shù)在未來會(huì)有極大的發(fā)展空間。

　　接下來，余振華談到了CoWoS-S封裝技術(shù)。如下圖所示，這是一個(gè)已將量產(chǎn)超過十年的技術(shù)，且擁有極高的良率和質(zhì)量，能夠?yàn)橄冗M(jìn)的SoC和HBM集成提供非常好的支持。

　　如下圖所示，到2023年，公司將推出第五代的CoWoS-S技術(shù)。從相關(guān)規(guī)格可以看到，這個(gè)技術(shù)的每項(xiàng)參數(shù)都是在迅速增長。

　　在與 Flip-chip 技術(shù)相比時(shí)，CoWoS-S的優(yōu)勢也是明顯。

　　在面向HPC的應(yīng)用方面，CoWoS解決方案也表現(xiàn)尤其出色。

　　余振華接著說，基于以上封裝，并采用了chiplet集成之后，能夠大幅降低系統(tǒng)的成本。

　　CoWoS-S STAR則是臺積電封裝寶庫里面的另一武器。如圖所示，這個(gè)封裝技術(shù)能夠縮短設(shè)計(jì)時(shí)間，加速客戶產(chǎn)品上市。這是一個(gè)在2020年被客戶采用的技術(shù)，而到了2021年，臺積電則能為客戶提供更多選擇。

　　據(jù)半導(dǎo)體行業(yè)觀察之前的報(bào)道，這個(gè)設(shè)計(jì)的實(shí)現(xiàn)是將單個(gè) SoC 與多個(gè)高帶寬存儲器 （HBM） die堆棧集成。邏輯芯片和 HBM2E（第二代）堆棧之間的數(shù)據(jù)總線寬度非常大，即 1024 位。

　　通過 RDL 將 HBM堆棧連接到 SoC 的路由和信號完整性挑戰(zhàn)是相當(dāng)大的。TSMC 正在為系統(tǒng)公司提供多種標(biāo)準(zhǔn) CoWoS-S 設(shè)計(jì)配置，以加快工程開發(fā)和電氣分析進(jìn)度。下圖說明了一些不同的 CoWoS-S 選項(xiàng)，范圍從 2 到 6 個(gè) HBM2E 堆棧。

　　面向異構(gòu)集成，臺積電則提供了CoWoS-L封裝技術(shù)。

　　在介紹完2.5D之后，余振華接著介紹臺積電的3D芯片堆?！猄oIC。

　　如下圖所示，余振華披露了臺積電SoIC的研發(fā)方向。

　　同時(shí)，余振華還透露了臺積電Inter-chip互聯(lián)的路線圖。

　　當(dāng)中包括了亞微米的CoW互聯(lián)。

　　在介紹完了一些之前其實(shí)也披露了不少的封裝技術(shù)外，余振華還介紹了臺積電的全新異構(gòu)集成技術(shù)。

　　在介紹完了一些之前其實(shí)也披露了不少的封裝技術(shù)外，余振華還介紹了臺積電的全新異構(gòu)集成技術(shù)。當(dāng)中包括了先進(jìn)的熱解決方案和硅光集成。

　　首先看熱解決方面，如上圖所示，據(jù)半導(dǎo)體行業(yè)觀察之前報(bào)道，熱界面材料 （hermal interface material：TIM） 薄膜通常包含在高級封裝中，以幫助降低從有源die到周圍環(huán)境的總熱阻。（對于非常高功率的器件，通常應(yīng)用兩層 TIM 材料層——die和封裝蓋之間的內(nèi)層以及封裝和散熱器之間的一層。）

　　對應(yīng)于更大封裝配置的功耗增加，臺積電先進(jìn)封裝研發(fā)團(tuán)隊(duì)正在尋求新的內(nèi)部 TIM 材料選項(xiàng)。

　　而面向Ultra-HPC，臺積電則提供了Integrated Si Micro-Cooler （ISMC）選項(xiàng)。

　　具體的散熱性能benchmark，則如下圖所示：

　　余振華接著說，如下圖所示，市場對SiPh有很迫切的需求。

　　而SiPh的封裝也在演變。

　　其中，異構(gòu)集成技術(shù)COUPE，則成為當(dāng)中的一個(gè)選擇。如下圖所示，這個(gè)技術(shù)在多方面都有領(lǐng)先的表現(xiàn)。

　　首先在電氣接口方面：

　　再看光接口方面：

　　余振華最后總結(jié)道，包括3D Fabric在內(nèi)的臺積電封裝技術(shù)將在未來發(fā)揮重要作用。