基于UVM的异步接口CAN控制器验证平台
电子技术应用
孙维东，胡小刚
中国电子科技集团公司第五十八研究所，江苏 无锡 214072
摘要： 针对带有异步接口的CAN控制器，设计实现了一种基于UVM的随机化、可重用的功能验证平台。该平台使用面向对象的UVM类搭建，代码可重用性更强，开发周期更短；引入随机化程度更高的激励加快功能验证的收敛速度，且更加贴近芯片的实际应用场景；自动化比对机制可以实时地输出结果报告，便于问题的定位和调试。平台独创性地实现了CAN总线代理器和异步接口驱动器两个组件，兼容CAN 2.0B标准协议和Intel/Motorola异步接口时序，实现了平台与DUT的数据交互。实验结果表明，设计验证平台可以有效验证待测设计异步接口CAN控制器。
中圖分類(lèi)號(hào)：TN47 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.234101
中文引用格式： 孫維東，胡小剛. 基于UVM的異步接口CAN控制器驗(yàn)證平臺(tái)[J]. 電子技術(shù)應(yīng)用，2024，50(1)：35-40.
英文引用格式： Sun Weidong，Hu Xiaogang. UVM based verification platform for CAN controller with asynchronous interface[J]. Application of Electronic Technique，2024，50(1)：35-40.
中文引用格式： 孫維東，胡小剛. 基于UVM的異步接口CAN控制器驗(yàn)證平臺(tái)[J]. 電子技術(shù)應(yīng)用，2024，50(1)：35-40.
英文引用格式： Sun Weidong，Hu Xiaogang. UVM based verification platform for CAN controller with asynchronous interface[J]. Application of Electronic Technique，2024，50(1)：35-40.
UVM based verification platform for CAN controller with asynchronous interface
Sun Weidong，Hu Xiaogang
The 58th Research Institute of China Electronics Technology Group Corporation， Wuxi 214072，China
Abstract： For Controller Area Network(CAN) controller with asynchronous interface, a randomized and reusable function verification platform based on Universal Verification Methodology(UVM) is designed and implemented. The platform is built using object-oriented UVM classes. The code is more reusable and the development time is shorter. The introduction of a more randomized incentive accelerates the convergence speed of functional verification, and the random incentive is closer to the actual application of the chip. The automatic comparison mechanism can output the result report in real time, which is convenient for problem debugging.
Key words : IC design verification；universal verification methodology；reusable verification platform；controller area networ
引言
如今，集成了高性能多核系統(tǒng)、復(fù)雜總線(xiàn)互連、大容量存儲(chǔ)接口、高速外設(shè)接口、數(shù)模混合設(shè)計(jì)的片上系統(tǒng)級(jí)（System on Chip，SoC）芯片成為主流，芯片設(shè)計(jì)復(fù)雜度和規(guī)模日益增加。相較于設(shè)計(jì)，芯片驗(yàn)證面臨的瓶頸問(wèn)題更為嚴(yán)重，驗(yàn)證花費(fèi)的時(shí)間往往占據(jù)了芯片整體研發(fā)周期的70%以上。如何在芯片設(shè)計(jì)復(fù)雜性指數(shù)級(jí)增長(zhǎng)的大趨勢(shì)下，既不犧牲功能驗(yàn)證的完備性，同時(shí)又縮短驗(yàn)證周期、降低驗(yàn)證成本成為當(dāng)下芯片驗(yàn)證方法學(xué)探索的重要課題。
本文詳細(xì)內(nèi)容請(qǐng)下載：
http://m.ihrv.cn/resource/share/2000005831
作者信息：
孫維東，胡小剛
（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫 214072）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。