《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 通信與網(wǎng)絡(luò) > 設(shè)計(jì)應(yīng)用 > 突發(fā)通信快速定時(shí)恢復(fù)設(shè)計(jì)與實(shí)現(xiàn)
突發(fā)通信快速定時(shí)恢復(fù)設(shè)計(jì)與實(shí)現(xiàn)
電子技術(shù)應(yīng)用
李超
中國(guó)西南電子技術(shù)研究所
摘要： 采用反饋結(jié)構(gòu)定時(shí)恢復(fù)的數(shù)字接收機(jī)環(huán)路鎖定時(shí)間存在不確定性，無(wú)法滿(mǎn)足突發(fā)通信快速同步的需求。為快速獲取定時(shí)誤差，同時(shí)兼顧實(shí)現(xiàn)的復(fù)雜度和資源，提出了一種2倍采樣下前饋結(jié)構(gòu)的定時(shí)恢復(fù)方法。首先，根據(jù)同步段檢測(cè)的相關(guān)峰值，利用拋物線(xiàn)估計(jì)得到定時(shí)誤差；然后，通過(guò)四點(diǎn)分段拋物線(xiàn)插值將采樣數(shù)據(jù)進(jìn)行重構(gòu)，恢復(fù)出定時(shí)同步的數(shù)據(jù)；最后，采用現(xiàn)場(chǎng)可編程門(mén)陣列硬件平臺(tái)對(duì)該方法進(jìn)行了實(shí)現(xiàn)及驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，該方法計(jì)算量小、實(shí)現(xiàn)復(fù)雜度低，誤碼率在10-5時(shí)較理想采樣仿真性能只損失0.05 dB，實(shí)現(xiàn)性能損失在0.2 dB以?xún)?nèi)。
中圖分類(lèi)號(hào)：TN911 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.246114
中文引用格式： 李超. 突發(fā)通信快速定時(shí)恢復(fù)設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子技術(shù)應(yīng)用，2025，51(6)：59-64.
英文引用格式： Li Chao. Design and implementation of fast timing recovery for burst communication[J]. Application of Electronic Technique，2025，51(6)：59-64.
Design and implementation of fast timing recovery for burst communication
Li Chao
Southwest China Institute of Electronic Technology
Abstract： The loop lock time of the digital receiver with feedback structure timing recovery is uncertain, which cannot meet the demand for fast synchronization in burst communication. In order to obtain timing error rapidly, taking into account the complexity and resources of implementation, a timing recovery method based on 2 times sampling feedforward structure is proposed. Firstly, according to the correlation peak detected by the synchronization segment, the timing error is obtained by using parabolic estimation. Then, the sampled data is reconstructed through four points piecewise parabolic interpolator to recover the data of timing synchronization. Finally, the method is implemented and verified by field programmable gate array(FPGA) hardware platform. The experimental results show that the proposed method has less computation and low implementation complexity. When the bit error rate is 10-5, the simulation performance loss is 0.05 dB and the realization performance loss is less than 0.2dB compared with ideal timing.
Key words : timing error estimation；parabolic interpolation；feedforward structure；burst communication

引言

在深空通信、衛(wèi)星通信以及軍事通信等無(wú)線(xiàn)通信系統(tǒng)中，突發(fā)通信因其良好的保密性、抗干擾能力和抗截獲能力而得到廣泛應(yīng)用[1]。定時(shí)恢復(fù)是突發(fā)通信的關(guān)鍵技術(shù)，直接影響接收機(jī)的性能。定時(shí)恢復(fù)從實(shí)現(xiàn)結(jié)構(gòu)上主要分為前饋結(jié)構(gòu)和反饋結(jié)構(gòu)兩種，以Gardner算法為代表的反饋結(jié)構(gòu)定時(shí)恢復(fù)方法已得到了大量的研究和改進(jìn)[2-4]。但反饋結(jié)構(gòu)的定時(shí)恢復(fù)因受信號(hào)相位變化等影響，導(dǎo)致環(huán)路鎖定時(shí)間存在不確定性，無(wú)法滿(mǎn)足突發(fā)通信快速定時(shí)同步的需求。前饋結(jié)構(gòu)的定時(shí)恢復(fù)是正向開(kāi)環(huán)結(jié)構(gòu)，能快速獲取定時(shí)誤差，更適合突發(fā)通信。

前饋定時(shí)恢復(fù)主要包括定時(shí)誤差估計(jì)和數(shù)據(jù)插值兩部分，定時(shí)誤差估計(jì)算法可分為數(shù)據(jù)輔助和非數(shù)據(jù)輔助兩類(lèi)。非數(shù)據(jù)輔助類(lèi)在信息流中無(wú)需加入前導(dǎo)序列，不增加幀開(kāi)銷(xiāo)，從而受到學(xué)者青睞[5-7]。但非數(shù)據(jù)輔助類(lèi)算法在成型系數(shù)較小時(shí)“自噪聲”嚴(yán)重，使得估計(jì)性能較差[8]，同時(shí)其計(jì)算復(fù)雜度高，不利于實(shí)現(xiàn)。因此，基于數(shù)據(jù)輔助類(lèi)的定時(shí)誤差估計(jì)算法受到越來(lái)越多的關(guān)注。文獻(xiàn)[9] 提出了一種針對(duì)QPSK調(diào)制的定時(shí)和載波相位捕獲聯(lián)合估計(jì)算法，利用插入的前導(dǎo)碼在接收端提取出信號(hào)的定時(shí)和相位信息，但該方法8倍采樣在實(shí)現(xiàn)中會(huì)消耗較多存儲(chǔ)資源，同時(shí)前導(dǎo)碼的引入會(huì)增加系統(tǒng)帶寬開(kāi)銷(xiāo)。文獻(xiàn)[10]提出了一種數(shù)據(jù)輔助的前向位定時(shí)估計(jì)算法，該方法根據(jù)4倍采樣下同步段檢測(cè)相關(guān)曲線(xiàn)主瓣中的4點(diǎn)相關(guān)峰值，采用三角函數(shù)估計(jì)算法得到定時(shí)誤差，具有較好的估計(jì)性能。在此基礎(chǔ)上，文獻(xiàn)[11]討論了2倍采樣下的基于PN碼的數(shù)據(jù)輔助前向定時(shí)估計(jì)算法。

突發(fā)通信一般通過(guò)在數(shù)據(jù)段前插入同步段來(lái)保證接收信號(hào)的正確捕獲[12]。本文在不增加額外幀開(kāi)銷(xiāo)的情況下，利用突發(fā)通信同步段的相關(guān)特性，提出了一種2倍采樣下前饋結(jié)構(gòu)的快速定時(shí)恢復(fù)方法。通過(guò)對(duì)比分析線(xiàn)性估計(jì)、拋物線(xiàn)估計(jì)和三角函數(shù)估計(jì)3種定時(shí)誤差估計(jì)算法的性能，選用運(yùn)算復(fù)雜度低且性能佳的拋物線(xiàn)估計(jì)算法估算定時(shí)誤差。然后將定時(shí)誤差運(yùn)用到四點(diǎn)分段拋物線(xiàn)數(shù)據(jù)插值中，實(shí)現(xiàn)對(duì)2倍采樣數(shù)據(jù)的插值，最終得到定時(shí)恢復(fù)數(shù)據(jù)。選擇BPSK（同步段）+QPSK（數(shù)據(jù)段）調(diào)制和1/3Turbo編碼，對(duì)所提方法接收性能進(jìn)行了仿真驗(yàn)證，并且在現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array, FPGA）中進(jìn)行了實(shí)現(xiàn)。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://m.ihrv.cn/resource/share/2000006563


作者信息：

李超

（中國(guó)西南電子技術(shù)研究所，四川 成都 610036）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。