7 月 19 日消息，據(jù)北京大學(xué)物理學(xué)院消息，北京大學(xué)物理學(xué)院凝聚態(tài)物理與材料物理研究所劉開輝教授課題組與合作者提出“固–液–固”材料制備新策略，首次實(shí)現(xiàn)了高質(zhì)量二維硒化銦（InSe）半導(dǎo)體晶圓的制備。

據(jù)介紹，該材料展現(xiàn)出優(yōu)異的電學(xué)性能，在晶體管陣列中實(shí)現(xiàn)了極高的遷移率與接近玻爾茲曼極限的亞閾值擺幅，并在超短溝道（10 nm 以下）器件中，其關(guān)鍵參數(shù) — 包括工作電壓、柵極長度、漏致勢壘降低（DIBL）、電子有效質(zhì)量、開 / 關(guān)比和室溫彈道率等，全面優(yōu)于目前最先進(jìn)的英特爾 3 納米節(jié)點(diǎn)技術(shù)。2025 年 7 月 18 日，相關(guān)成果以“用于集成電子學(xué)的二維硒化銦晶圓”（Two-dimensional indium selenide wafers for integrated electronics）為題，在線發(fā)表于《科學(xué)》（Science）。

文章稱，隨著人工智能（AI）與物聯(lián)網(wǎng)（IoT）等前沿應(yīng)用對(duì)計(jì)算機(jī)算力提出指數(shù)級(jí)增長需求，傳統(tǒng)硅基晶體管技術(shù)在 10 納米以下工藝節(jié)點(diǎn)正逼近物理極限，嚴(yán)重制約了芯片在性能、能效與集成度方面的持續(xù)提升。因此，亟需發(fā)展新型半導(dǎo)體溝道材料，以突破硅基技術(shù)瓶頸，支撐下一代集成電路的持續(xù)演進(jìn)。

具備原子級(jí)厚度的二維半導(dǎo)體材料因其超薄厚度與出色的電學(xué)特性，受到廣泛關(guān)注。然而，受限于其本征物理屬性（如相對(duì)較大的電子有效質(zhì)量、較低的熱速度）以及可控制備技術(shù)難題，當(dāng)前主流二維材料晶圓在大規(guī)模集成器件中的表現(xiàn)尚難匹敵先進(jìn)硅基器件。

在眾多候選材料中，硒化銦（InSe）因其低電子有效質(zhì)量、高熱速度以及合適帶隙等優(yōu)異特性，被廣泛認(rèn)為是突破硅極限的有力競爭者，甚至被諾貝爾獎(jiǎng)獲得者 Andre Geim 教授譽(yù)為“黃金半導(dǎo)體”。InSe 理論性能不僅顯著優(yōu)于硅，也超過 MoS2、WS2 等典型二維半導(dǎo)體材料。目前，已在原型器件中得到初步驗(yàn)證。然而，其在晶圓集成制造層面的“卡脖子”問題長期未解，成為阻礙其應(yīng)用的關(guān)鍵問題。目前高質(zhì)量 InSe 樣品主要依賴機(jī)械剝離法獲得，產(chǎn)量和尺寸均受到限制，僅局限于實(shí)驗(yàn)室研究，遠(yuǎn)未達(dá)到支撐集成電路制造所需的晶圓級(jí)規(guī)模和質(zhì)量標(biāo)準(zhǔn)。

目前，雖然可基于金屬有機(jī)化學(xué)氣相沉積（MOCVD）、分子束外延（MBE）等薄膜沉積技術(shù)生長晶圓級(jí) InSe 薄膜，但其晶體質(zhì)量和電學(xué)性能仍顯不足，表現(xiàn)遠(yuǎn)差于理論預(yù)期。其材料制備核心挑戰(zhàn)主要在于：（1）In–Se 體系存在多種熱力學(xué)穩(wěn)定相（如 InSe、In2Se3、In4Se3、In6Se7），極小的化學(xué)計(jì)量偏差即可誘導(dǎo)相變，導(dǎo)致相純度下降及器件性能不穩(wěn)定。（2）銦與硒在高溫下蒸氣壓相差高達(dá)七個(gè)數(shù)量級(jí)，嚴(yán)重干擾生長過程中的計(jì)量平衡，限制了晶體質(zhì)量的提升。因此，實(shí)現(xiàn)純相、高質(zhì)量 InSe 晶圓，是推動(dòng)其器件化應(yīng)用的關(guān)鍵。

▲ 圖 1. 發(fā)展全新“固-液-固”生長策略，制備晶圓級(jí) InSe 高質(zhì)量晶膜

針對(duì)上述挑戰(zhàn)，研究團(tuán)隊(duì)創(chuàng)新性地提出“固–液–固”二維 InSe 半導(dǎo)體制備策略，成功攻克了晶圓級(jí) InSe 材料純相、高質(zhì)量制備的關(guān)鍵難題。具體而言，研究團(tuán)隊(duì)首先通過磁控濺射技術(shù)，在藍(lán)寶石襯底上沉積非晶 InSe 薄膜，確保前驅(qū)體化學(xué)計(jì)量比為 1:1。隨后，在高溫下（~550 ℃），利用低熔點(diǎn)液態(tài) In（熔點(diǎn)約 157 ℃）包覆晶片邊緣，結(jié)合熔融石英構(gòu)建液封空間，防止成分揮發(fā)。另外，液態(tài) In 高溫下，少量 In 原子進(jìn)入固態(tài) InSe 非晶薄膜，形成富 In 液態(tài)界面。在該密閉反應(yīng)體系中，非晶 InSe 在富 In 液態(tài)界面發(fā)生溶解–再結(jié)晶過程，促進(jìn)高結(jié)晶度、純相 InSe 晶膜的形成。最終，團(tuán)隊(duì)制備出厚度均勻、相結(jié)構(gòu)單一、晶體質(zhì)量優(yōu)異的 2 英寸 InSe 晶圓。

基于該策略制得的 InSe 晶圓晶體管陣列性能超越目前已報(bào)道的所有二維薄膜電子器件，包括極高的遷移率（平均值達(dá) 287 cm2/V s）和接近玻爾茲曼極限的亞閾值擺幅（平均值低至 67 mV / Dec）。此外，10 nm 溝道的 InSe 器件在工作電壓、柵極長度、DIBL、有效質(zhì)量、開關(guān)比以及室溫彈道率等關(guān)鍵性能指標(biāo)上，均超越英特爾 3 納米節(jié)點(diǎn)。器件的延遲時(shí)間（delay）和功耗延遲積（EDP）均優(yōu)于硅技術(shù)在 2037 年 IRDS 路線圖中的預(yù)測極限。

該成果突破了二維 InSe 晶圓制備的關(guān)鍵瓶頸，為高性能、低功耗的新一代晶體管技術(shù)提供了堅(jiān)實(shí)的材料基礎(chǔ)。未來，基于此類二維 InSe 晶圓的集成電子系統(tǒng)有望在人工智能、自動(dòng)駕駛、智能終端等前沿領(lǐng)域發(fā)揮關(guān)鍵作用，成為后摩爾時(shí)代計(jì)算架構(gòu)的重要支撐。

▲ 圖 2. 長溝道（A-C）和短溝道（D-F）InSe 晶體管器件優(yōu)異的電學(xué)性能

北京大學(xué)博士畢業(yè)生秦彪、姜建峰為論文共同第一作者；北京大學(xué)劉開輝教授、邱晨光研究員、姜建峰博士，中國人民大學(xué)劉燦副教授為共同通訊作者。其他主要合作者還包括北京大學(xué)王恩哥院士、彭練矛院士，蘇州實(shí)驗(yàn)室丁峰教授，蘇州大學(xué)王璐教授等。

研究工作得到了國家自然科學(xué)基金、國家重點(diǎn)研發(fā)計(jì)劃、新基石科學(xué)基金會(huì)等相關(guān)項(xiàng)目及北京大學(xué)納光電子前沿科學(xué)中心、量子物質(zhì)科學(xué)協(xié)同創(chuàng)新中心、納米器件物理與化學(xué)教育部重點(diǎn)實(shí)驗(yàn)室、輕元素先進(jìn)材料研究中心以及松山湖材料實(shí)驗(yàn)室等的大力支持。