1月30日，英特爾展示了一款名為“AI芯片測試平臺”的先進技術(shù)，這款原型系統(tǒng)采用了8倍光罩尺寸的封裝設計，內(nèi)含 4 個邏輯芯片、12 個HBM4 高帶寬內(nèi)存堆疊及兩個I/O芯片。這個展示不僅突顯英特爾在人工智智能（AI）和高性能計算（HPC）應用領(lǐng)域的最新封裝能力，還顯示出其在多芯片設計方面的潛力。

英特爾的這款測試平臺并不是一個運行中的AI加速器，而是一個展示未來AI和HPC處理器如何實際組裝的工具。該平臺的核心是基于Intel 18A制程技術(shù)的四個大型邏輯芯片，這些芯片周圍環(huán)繞著HBM4高帶寬內(nèi)存和I/O芯片，并通過EMIB-T 2.5D橋接技術(shù)相連。這種設計不僅提高了互連密度，還優(yōu)化了電力傳輸。

此外，英特爾的測試平臺還預示著其向垂直整合的邁進。公司計劃開發(fā)專為芯片堆疊設計的Intel 18A-PT制程技術(shù)，這將使得邏輯芯片或內(nèi)存能在垂直方向上進行堆疊，并且能夠?qū)崿F(xiàn)更高效的電力供應。

在多芯片AI和HPC加速器的設計中，電力供應是主要的設計約束。英特爾的這個平臺結(jié)合最新的電力相關(guān)創(chuàng)新，旨在支持快速的電流波動，滿足生成式AI工作負載的需求。

盡管英特爾的“AI芯片測試平臺”展示了其在技術(shù)上的進步，但未來是否會有基于此架構(gòu)的量產(chǎn)產(chǎn)品仍然有待觀察。英特爾計劃在2027年推出代號為Jaguar Shores的AI加速器，是否會采用目前展示的架構(gòu)尚不明朗。