基于FPGA的新型浮点FFT处理器设计
《电子技术应用》2008年第5期
范 展，梁国龙，刘 洋
摘要： 针对现有FFT算法结构复杂、难以并行扩展的问题，提出了一种改进的FFT算法，在此基础上设计了一种基于浮点运算的FFT处理器，并进行了仿真验证。结果表明，新算法大大简化了系统结构，减少了系统的硬件开销，非常容易并行实现，且显著提高了运算效率，完成一次N点的FFT运算只需要N/2个时钟，完全满足实时信号处理的要求。
Abstract：
Key words :
摘 要：針對(duì)現(xiàn)有FFT" title="FFT">FFT算法結(jié)構(gòu)復(fù)雜、難以并行擴(kuò)展的問(wèn)題，提出了一種改進(jìn)的FFT算法，在此基礎(chǔ)上設(shè)計(jì)了一種基于浮點(diǎn)運(yùn)算的FFT處理器，并進(jìn)行了仿真驗(yàn)證。結(jié)果表明，新算法大大簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)，減少了系統(tǒng)的硬件開(kāi)銷(xiāo)，非常容易并行實(shí)現(xiàn)，且顯著提高了運(yùn)算效率，完成一次N點(diǎn)的FFT運(yùn)算只需要N/2個(gè)時(shí)鐘，完全滿足實(shí)時(shí)信號(hào)處理的要求。
關(guān)鍵詞：改進(jìn)的FFT算法；浮點(diǎn)運(yùn)算；實(shí)時(shí)信號(hào)處理
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。