萊迪思半導(dǎo)體公司推出用于可穿戴設(shè)備開(kāi)發(fā)的iCE40 Ultra?平臺(tái)

美國(guó)俄勒岡州波特蘭市 – 2015年12月1日 –萊迪思半導(dǎo)體公司（NASDAQ: LSCC），客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布推出一款用于低功耗消費(fèi)類(lèi)可穿戴設(shè)備設(shè)計(jì)的開(kāi)發(fā)平臺(tái)。該平臺(tái)基于iCE40 Ultra? FPGA，具備大量傳感器和外圍設(shè)備，是用于各類(lèi)可穿戴設(shè)備設(shè)計(jì)的理想平臺(tái)。

發(fā)表于：12/4/2015

基于FPGA手指靜脈圖像采集系統(tǒng)的研制

分析了手指靜脈成像原理，研制了以FPGA為主控芯片的手指靜脈采集系統(tǒng)，該系統(tǒng)由手指靜脈圖像采集裝置、圖像采集控制模塊、圖像緩存控制模塊和LCD顯示控制模塊等構(gòu)成。實(shí)驗(yàn)結(jié)果表明，采用波長(zhǎng)為850 nm的近紅外光源模塊、MT9V034攝像頭、VIP_Board Full FPGA開(kāi)發(fā)板、5.0寸TFT LCD顯示屏組成的手指靜脈采集顯示系統(tǒng)體積小、采集實(shí)時(shí)性強(qiáng)，顯示的手指靜脈圖像紋路清晰，具有良好的穩(wěn)定性?；贔PGA手指靜脈采集系統(tǒng)穩(wěn)定清晰，具有巨大市場(chǎng)價(jià)值

發(fā)表于：12/1/2015

基于ADV212的雷達(dá)圖像壓縮傳輸系統(tǒng)

針對(duì)雷達(dá)圖像數(shù)據(jù)量大實(shí)時(shí)性要求高的特點(diǎn)，設(shè)計(jì)了一種新的基于FPGA和ADV212的雷達(dá)圖像壓縮與傳輸系統(tǒng)，實(shí)現(xiàn)對(duì)4 096級(jí)方位量化和最大4 096級(jí)距離量化的雷達(dá)圖像進(jìn)行實(shí)時(shí)JPEG2000壓縮。通過(guò)所設(shè)計(jì)的分片壓縮方式把雷達(dá)圖像分段，每段分別壓縮，并配合乒乓緩存來(lái)減小壓縮到傳輸?shù)难訒r(shí)。系統(tǒng)基于可配置設(shè)計(jì)，可配置圖像的壓縮率及雷達(dá)圖像的分辨率。采用ADV212實(shí)現(xiàn)對(duì)圖像的壓縮，F(xiàn)PGA實(shí)現(xiàn)各功能模塊，W5500實(shí)現(xiàn)數(shù)據(jù)傳輸。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)能夠?qū)崿F(xiàn)對(duì)雷達(dá)圖像實(shí)時(shí)壓縮和傳輸?shù)囊蟆?/a>

基于FPGA的微震信息采集系統(tǒng)研究

針對(duì)煤炭開(kāi)采過(guò)程中地質(zhì)災(zāi)害預(yù)防的技術(shù)障礙問(wèn)題，提出了一種基于FPGA的礦山微震監(jiān)測(cè)系統(tǒng)。系統(tǒng)以FPGA為核心處理器，對(duì)采集的微震信號(hào)進(jìn)行放大、濾波等一系列處理。其中，信號(hào)的放大系數(shù)可根據(jù)不同的采集環(huán)境進(jìn)行相應(yīng)的配置；系統(tǒng)還增加了乒乓緩存模塊和數(shù)字濾波模塊，加快了數(shù)據(jù)的處理速度，提高了數(shù)據(jù)的處理精度；微震信息數(shù)據(jù)通過(guò)以太網(wǎng)傳輸，減少了誤碼率，實(shí)現(xiàn)了遠(yuǎn)程監(jiān)測(cè)。最后，選擇系統(tǒng)的幾個(gè)采集通道進(jìn)行了現(xiàn)場(chǎng)的實(shí)驗(yàn)測(cè)試，實(shí)驗(yàn)結(jié)果驗(yàn)證了該方案的可行性。

發(fā)表于：12/1/2015

基于FPGA的圖像采集與存儲(chǔ)系統(tǒng)設(shè)計(jì)

設(shè)計(jì)了一種針對(duì)具有大數(shù)據(jù)量特點(diǎn)圖像數(shù)據(jù)采集、存儲(chǔ)及長(zhǎng)線(xiàn)回讀的測(cè)控系統(tǒng)。在控制信號(hào)的作用下，此測(cè)控系統(tǒng)將CMOS傳感器采集的大容量數(shù)據(jù)存儲(chǔ)到Flash芯片中。存儲(chǔ)完成后，通過(guò)LVDS總線(xiàn)，將Flash芯片中存儲(chǔ)的數(shù)據(jù)回傳到上位機(jī)進(jìn)行存盤(pán)并顯示。實(shí)驗(yàn)證明，此系統(tǒng)穩(wěn)定性高，在工業(yè)控制領(lǐng)域具有借鑒意義。

發(fā)表于：11/30/2015

基于FPGA CFGLUT5的可變FIR濾波器的實(shí)現(xiàn)

為實(shí)現(xiàn)系數(shù)可變FIR濾波器，以31階FIR濾波器為例，在分布式算術(shù)結(jié)構(gòu)的可變FIR濾波器基礎(chǔ)上，利用FPGA可重構(gòu)單元CFGLUT5的動(dòng)態(tài)配置功能實(shí)現(xiàn)可重用結(jié)構(gòu)共享，減少資源消耗，提高可變?yōu)V波器的硬件效率，在Xilinx Spartan6的器件上實(shí)現(xiàn)并驗(yàn)證了該可變FIR濾波器結(jié)構(gòu)。結(jié)果表明，在滿(mǎn)足工作模式切換性能的同時(shí)可以減少約25倍的占用資源（LUT），并明顯提高了系統(tǒng)的速度。

發(fā)表于：11/30/2015

基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

介紹了新型高速數(shù)字相機(jī)PT-41-04M60的基本功能和配置方法，4M60相機(jī)使用Camera Link接口傳輸數(shù)據(jù)。根據(jù)Camera Link接口標(biāo)準(zhǔn)與協(xié)議，以FPGA為主控單元，設(shè)計(jì)了Camera Link協(xié)議的硬件電路實(shí)現(xiàn)圖像采集。FPGA開(kāi)發(fā)板采用Xilinx公司Virtex-6系列的XC6VLX240T，充分滿(mǎn)足設(shè)計(jì)需求。實(shí)驗(yàn)結(jié)果證明系統(tǒng)能夠成功地實(shí)現(xiàn)圖像采集并顯示。

發(fā)表于：11/30/2015

基于PCIe的DMA傳輸在UM-BUS測(cè)試系統(tǒng)中的設(shè)計(jì)與應(yīng)用

動(dòng)態(tài)可重構(gòu)高速串行總線(xiàn)(UM-BUS)是一種利用多通道并發(fā)冗余的方式來(lái)實(shí)現(xiàn)總線(xiàn)動(dòng)態(tài)容錯(cuò)的高速串行總線(xiàn)。它的測(cè)試系統(tǒng)可以實(shí)現(xiàn)對(duì)總線(xiàn)的通信過(guò)程進(jìn)行監(jiān)測(cè)、存儲(chǔ)與分析。由于測(cè)試系統(tǒng)需要在數(shù)據(jù)采集終端與PC之間建立高帶寬的通信通道，設(shè)計(jì)了UM-BUS總線(xiàn)測(cè)試系統(tǒng)的PCIe2.0 x1通道的應(yīng)用方案，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的PCIe總線(xiàn)DMA數(shù)據(jù)傳輸方案。實(shí)驗(yàn)測(cè)試結(jié)果表明，實(shí)際傳輸速度可以穩(wěn)定達(dá)到200 MB/s以上，完全滿(mǎn)足總線(xiàn)測(cè)試系統(tǒng)中對(duì)數(shù)據(jù)傳輸速率的要求。

發(fā)表于：11/30/2015

基于ZedBoard的SCA架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

ZedBoard是Xilinx公司首款融合了ARM Cortex A9雙核和7系列FPGA的全可編程片上系統(tǒng)，兼具ARM和FPGA兩者的優(yōu)勢(shì)，是小型化SCA實(shí)現(xiàn)的最佳嵌入式平臺(tái)之一。本文介紹了ZedBoard平臺(tái)的硬件結(jié)構(gòu)，并針對(duì)SCA架構(gòu)在專(zhuān)用硬件平臺(tái)上無(wú)法實(shí)現(xiàn)的問(wèn)題，通過(guò)分析研究MHAL硬件抽象層技術(shù)和OCP接口規(guī)范，設(shè)計(jì)了符合ZedBoard平臺(tái)硬件環(huán)境的MHAL硬件抽象接口和FPGA波形組件容器，有效地解決了SCA架構(gòu)在ZedBoard平臺(tái)上的實(shí)現(xiàn)問(wèn)題，為在ZedBoard上實(shí)現(xiàn)以SCA架構(gòu)為核心的系統(tǒng)開(kāi)發(fā)打下了基礎(chǔ)。

發(fā)表于：11/29/2015

當(dāng)FPGA遇到DRAM 帶寬不再是難題

在數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算這類(lèi)需要處理大量計(jì)算的系統(tǒng)中，一個(gè)很關(guān)鍵的制約因素就是存儲(chǔ)器帶寬?，F(xiàn)實(shí)情況是，系統(tǒng)需要處理的數(shù)據(jù)量在不斷攀升，而存儲(chǔ)器子系統(tǒng)所能提供的帶寬與系統(tǒng)要求的帶寬差距卻越來(lái)越大，現(xiàn)有的DDR3、DDR4等存儲(chǔ)技術(shù)遠(yuǎn)遠(yuǎn)跟不上系統(tǒng)對(duì)帶寬需求的增加。

發(fā)表于：11/26/2015