頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 京東方插手IC設(shè)計 看好標準型芯片商機 京東方(BOE)集團決定整合國家隊資源，聯(lián)手祭出人民幣40億元資金，并有意正式插手芯片設(shè)計領(lǐng)域的消息傳出后，臺系IC設(shè)計業(yè)者多表達并不意外。一線臺系LCD驅(qū)動IC供應(yīng)商指出，京東方其實來臺尋找與IC設(shè)計公司結(jié)盟機會已久，只是多要求絕對主導(dǎo)地位，所以談判屢屢呈現(xiàn)膠著情形。 發(fā)表于：8/25/2015 點燃產(chǎn)業(yè)創(chuàng)新之火，ICChina推動FPGA鼓勵創(chuàng)新 在今天，創(chuàng)新能力是個熱門話題。各個國家在戰(zhàn)略、政策上對此也高度重視。今年，國務(wù)院印發(fā)《中國制造2025》明確提出提高國家制造業(yè)創(chuàng)新能力。今天，創(chuàng)新式思維對于所有工程領(lǐng)域的技術(shù)人員變得如此重要。這主要是全球范圍的技術(shù)進步所帶來的壓力，競爭已經(jīng)是在全球范圍了。 發(fā)表于：8/24/2015 Altera是否要擔心英特爾的并購記錄 業(yè)界都在擔心Altera被英特爾收購之后的命運，但與此同時，這家受人尊重的可編程邏輯器件廠商的產(chǎn)品、技術(shù)路線和雇員，很明顯前景讓人牽掛。 發(fā)表于：8/24/2015 基于漢明碼校驗的AES數(shù)據(jù)加密記錄器設(shè)計 以FPGA為硬件設(shè)計平臺，實現(xiàn)AES數(shù)據(jù)加密記錄器，重點講述了AES算法的FPGA實現(xiàn)。利用MATLAB軟件完成算法的密鑰擴展及S盒設(shè)計，使其在硬件中的設(shè)計簡化為查表操作；整體算法的設(shè)計采用流水線技術(shù)，提高了加密速度。同時，設(shè)計了漢明校驗碼解決由于NAND Flash位翻轉(zhuǎn)經(jīng)加密后帶來的誤碼擴散的問題，將最后的糾錯工作設(shè)計在計算機上完成，降低對硬件讀數(shù)的影響，同時提高了系統(tǒng)的可靠性，該設(shè)計具有一定實用價值。 發(fā)表于：8/22/2015 視頻混沌加密及其FPGA實現(xiàn) 混沌具有確定性系統(tǒng)的內(nèi)在隨機性、有界遍歷性以及對初值和系統(tǒng)參數(shù)的敏感性，與信息加密應(yīng)具備的基本特性相一致?；诨煦缲堄成涞幕驹?，利用FPGA的并行處理算法和豐富的邏輯資源，首先對視頻信號進行采集，然后利用混沌貓映射對采集的視頻信號進行加密，并給出了相關(guān)的視頻混沌加密的設(shè)計方法和FPGA硬件實現(xiàn)結(jié)果。 發(fā)表于：8/22/2015 FPGA芯片在編程器燒錄器里的應(yīng)用 摘要：FPGA的IO可編程，這給邏輯設(shè)計和PCB設(shè)計帶來一定的靈活性和獨立性。在編程器的硬件實現(xiàn)中，F(xiàn)PGA就是充當一個“千手觀音”的角色，為邏輯設(shè)計和PCB設(shè)計鋪路架橋，靈活實現(xiàn)各種功能。 發(fā)表于：8/22/2015 Altera是否要擔心英特爾的并購記錄 界都在擔心Altera被英特爾收購之后的命運，但與此同時，這家受人尊重的可編程邏輯器件廠商的產(chǎn)品、技術(shù)路線和雇員，很明顯前景讓人牽掛。 發(fā)表于：8/21/2015 裸眼3D液晶屏FPGA時序控制技術(shù)研究 裸眼3D液晶屏為圖像顯示載體，可把左右眼的圖像準確送至雙眼形成立體視覺。左右眼圖像信號使用FPGA來準確控制幀同步、行同步與像素時鐘，使圖像像素準確地傳輸?shù)狡聊幌鄳?yīng)位置。研究了裸眼3D屏的數(shù)據(jù)接口要求，通過裸眼3D顯示算法和利用硬件描述語言建立了圖像數(shù)據(jù)流傳輸模型，得出了裸眼3D字幕顯示的可行邏輯設(shè)計。系統(tǒng)經(jīng)過實驗驗證，運行穩(wěn)定。 發(fā)表于：8/20/2015 一種無乘法器的DLMS導(dǎo)航抗干擾算法設(shè)計 衛(wèi)星導(dǎo)航信號具有發(fā)射功率弱、信號載波和碼元易丟失等特點，很容易受到強信號的壓制式干擾。采用自適應(yīng)天線陣列對導(dǎo)航信號進行抗干擾處理，設(shè)計使用適合導(dǎo)航信號的功率倒置算法來實現(xiàn)抗干擾。提出了一種基于CORDIC算法的無乘法器結(jié)構(gòu)的DLMS算法設(shè)計，CORDIC算法引入的流水線延遲適用于空時二維DLMS算法，延遲不會影響空時二維DLMS算法的收斂特性及估計誤差。詳細介紹了CORDIC乘法單元的設(shè)計、空時二維DLMS的相關(guān)參數(shù)的設(shè)計，在Simulink上完成了系統(tǒng)的仿真，最后給出了仿真結(jié)果，驗證了設(shè)計的正確性和可行性。 發(fā)表于：8/19/2015 基于FPGA的高速時間交替采樣系統(tǒng) 提出了一種高速高精度數(shù)據(jù)采集系統(tǒng)的設(shè)計。ADC高速采樣基于時間交替采樣結(jié)構(gòu)實現(xiàn)，以FPGA為邏輯控制芯片，DSP為誤差矯正算法處理中心。在對系統(tǒng)總體設(shè)計各模塊進行介紹的基礎(chǔ)上，重點分析了系統(tǒng)存在的偏移誤差、時延誤差和增益誤差，并描述了一種誤差矯正方法。通過實驗測試，結(jié)果表明該設(shè)計能夠?qū)崿F(xiàn)1 GS/s的高速采樣，并能完成明顯的誤差矯正。 發(fā)表于：8/15/2015 ?…186187188189190191192193194195…?
