精品无码一区二区三区AV,亚洲欧美精品在线看,国产麻豆精品久久传媒

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

HDLC的FPGA實現(xiàn)方法

從HDLC的基本定義出發(fā)，通過對FPGA設(shè)計輸入的模塊化描述，介紹一種能夠在可編程邏輯芯片中實現(xiàn)HDLC功能的方法。

發(fā)表于：4/18/2012

FPGA技術(shù)在汽車電子中的應(yīng)用

FPGA技術(shù)帶來了汽車電子測試技術(shù)的創(chuàng)新，憑借開發(fā)基于FPGA硬件的單個系統(tǒng)可以解決不同的汽車設(shè)計和測試應(yīng)用，而無需多個定制的測試設(shè)備?；贚abVIEW的圖形化FPGA編程則進(jìn)一步縮短了開發(fā)時間。NI CompactRIO和基于PXI的可重復(fù)配置I/O模塊都是基于FPGA的硬件平臺，用戶不僅可以開發(fā)適用于涉及汽車總線、不同信號類型的車載測試應(yīng)用，還可用于汽車ECU設(shè)計流程中的快速原型驗證和硬件在環(huán)仿真測試。

發(fā)表于：4/18/2012

遠(yuǎn)程測控中嵌入式Web服務(wù)器的FPGA實現(xiàn)

本文將嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合，在FPGA上開發(fā)了一個嵌入式WEB服務(wù)器，并與電網(wǎng)參數(shù)測量儀器相結(jié)合，構(gòu)成遠(yuǎn)程電網(wǎng)參數(shù)測量系統(tǒng)，為電網(wǎng)系統(tǒng)網(wǎng)絡(luò)化管理提供了技術(shù)支持，具有很好的應(yīng)用前景。

發(fā)表于：4/18/2012

采用多內(nèi)核無線虛擬系統(tǒng)原型的系統(tǒng)級調(diào)試

開發(fā)一個復(fù)雜的多內(nèi)核無線系統(tǒng)無疑是個艱巨的挑戰(zhàn)，特別是當(dāng)內(nèi)核包含有高性能處理器和先進(jìn)的數(shù)字信號處理器(DSP) 時更是如此。等待硬件原型實現(xiàn)是不能令人接受的：關(guān)鍵的軟硬件折衷應(yīng)該在芯片制造之前盡早地完成。在內(nèi)核芯片制造前傳統(tǒng)的驗證與調(diào)試方法依賴于指令集仿真器(ISS)模型。不幸的是，ISS模型速度太慢，并且時序精度無法達(dá)到與系統(tǒng)硬件部分的RTL模型交互所需的要求。

發(fā)表于：4/18/2012

邏輯分析儀SignalTaPⅡ在系統(tǒng)級調(diào)試中的應(yīng)用

邏輯分析儀SignalTaPⅡ在系統(tǒng)級調(diào)試中的應(yīng)用,摘要：嵌入式邏輯分析儀SignalTapII是QuartusII軟件中第二代系統(tǒng)級調(diào)試工具，它可以用來捕捉目標(biāo)芯片內(nèi)部信號節(jié)點處的信息，而又不影響原硬件系統(tǒng)的正常工作。通過一個多波形信號發(fā)生器的設(shè)計實例，詳細(xì)闡述Signal

發(fā)表于：4/18/2012

Altera任命Bradley Howe為研發(fā)資深副總裁

Altera公司(NASDAQ: ALTR)今天宣布，任命Bradley Howe為研發(fā)資深副總裁。對于這一職務(wù)，Howe先生全面負(fù)責(zé)Altera硅片產(chǎn)品、知識產(chǎn)權(quán)(IP)庫和軟件產(chǎn)品的開發(fā)，并監(jiān)督公司全球研發(fā)組織。在此之前，Howe先生是Altera的IC設(shè)計副總裁。他直接向Altera總裁、CEO兼董事會主席John Daane負(fù)責(zé)。

發(fā)表于：4/18/2012

Cypress CY8CKIT－017開發(fā)板CAN－LIN擴(kuò)展方案

Cypress公司的PSoC5系列具有獨特的可配置模塊陣列，是真正的系統(tǒng)級解決方案，能夠通過單個芯片提供MCU、存儲器、模擬和數(shù)字外設(shè)功能,提供了一種新型的信號采集、信號處理和控制方法，并具有高精度、高帶寬和高靈活性等特點,廣泛應(yīng)用在眾多消費、工業(yè)和醫(yī)學(xué)應(yīng)用領(lǐng)域.本文介紹了PSoC5主要特性,簡化的框圖,ARM CortexM3框圖,時鐘子系統(tǒng)框圖,CAN控制器框圖以及CY8CKIT-017CAN/LIN擴(kuò)展板主要特性,框圖,電路圖,材料清單和PCB元

發(fā)表于：4/18/2012

DNLMS濾波器的FPGA實現(xiàn)

自適應(yīng)濾波器一直是信號處理領(lǐng)域的研究熱點之一，經(jīng)過多年的發(fā)展，已經(jīng)被廣泛應(yīng)用于數(shù)字通信、回聲消除、圖像處理等領(lǐng)域。自適應(yīng)濾波算法的研究始于20世紀(jì)50年代末，Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于結(jié)構(gòu)簡單，計算量小，易于實時處理，因此在噪聲抵消，譜線增強(qiáng)，系統(tǒng)識別等方面得到了廣泛的應(yīng)用。為了克服定步長LMS算法中收斂速度、收斂精度及跟蹤速度等對步長大小選取相互矛盾的缺點，人們提出了許多變步長LMS算法，但是，當(dāng)輸入信號具有強(qiáng)相關(guān)性時，例如語音信號，LMS算法及NLMS算法的收斂速度將急劇下降。因此，本文對進(jìn)入自適應(yīng)濾波器的輸入信號首先進(jìn)行解相關(guān)預(yù)處理，再對自適應(yīng)濾波器進(jìn)行歸一化LMS。

發(fā)表于：4/17/2012

在嵌入FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計

介紹了如何將可綜合的IP核8051嵌入FPGA的基本方案, 著重討論了利用嵌入的IP核來實現(xiàn)簡單的TCP/IP協(xié)議, 從而實現(xiàn)遠(yuǎn)程調(diào)試的具體方法。利用該方法不但能夠通過8051進(jìn)行某些簡單的控制而不需要改變FPGA的程序, 而且還能通過8051實現(xiàn)TCP/IP對FPGA的遠(yuǎn)程調(diào)試。

發(fā)表于：4/17/2012

用FPGA實現(xiàn)WCDMA下行擾碼

本文介紹下行擾碼的生成過程和如何用FPGA的實現(xiàn)。采用Verlog硬件描述語言進(jìn)行功能描述，在寫信號的作用下，予付擾碼初值，在時鐘信號的作用下，產(chǎn)生下行擾碼的I，Q序列。

發(fā)表于：4/17/2012