頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPSLIC設計的DES解密和AES的分組加解密的實現(xiàn) 美國Atmel公司生產(chǎn)的AT94K系列芯片是以Atmel0.35的5層金屬CMOS工藝制造。它基于SRAM的FPGA、高性能準外設的Atmel8位RISCAVR單片機。另外器件中還包括擴展數(shù)據(jù)和程序SRAM及器件控制和管理邏輯。圖1-1是Atmel公司的FPSLIC內(nèi)部結構圖。 發(fā)表于：9/8/2011 FPGA配置模式 FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式;主從模式可以支持一片PROM編程多片F(xiàn)PGA;串行模式可以采用串行PROM編程FPGA;外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程。 發(fā)表于：9/8/2011 FPGA主要生產(chǎn)廠商介紹 世界上的主要FPGA生產(chǎn)商。 發(fā)表于：9/8/2011 FPGA的應用領域 連接邏輯，控制邏輯是FPGA早期發(fā)揮作用比較大的領域也是FPGA應用的基石.事實上在電路設計中應用FPGA的難度還是比較大的這要求開發(fā)者要具備相應的硬件知識(電路知識)和軟件應用能力(開發(fā)工具)這方面的人才總是緊缺的，往往都從事新技術，新產(chǎn)品的開發(fā)成功的產(chǎn)品將變成市場主流基礎產(chǎn)品供產(chǎn)品設計者應用在不遠的將來，通用和專用IP的設計將成為一個熱門行業(yè)!搞電路設計的前提是必須要具備一定的硬件知識.在這個層面，干重于學，當然，快速入門是很重要的，越好的位子越不等人電路開發(fā)是黃金飯碗. 發(fā)表于：9/8/2011 FPGA學習及設計中的注意事項 FPGA的基礎就是數(shù)字電路和HDL語言，想學好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個版本的，這個是基礎，多了解也有助于形成硬件設計的思想。 在語言方面，建議初學者學習Verilog語言，VHDL語言語法規(guī)范嚴格，調(diào)試起來很慢，Verilog語言容易上手，而且，一般大型企業(yè)都是用Verilog語言。 發(fā)表于：9/8/2011 FPGA的基本特點介紹 FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 發(fā)表于：9/8/2011 基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設計 設計8段數(shù)碼管動態(tài)顯示IP核，并給出此核的一個參考驅(qū)動顯示程序。此核根據(jù)設計需要，可例化1～8個共陽極(或共陰極)數(shù)碼管控制器，成功控制1～8個數(shù)碼管工作，大大提高設計效率。測試結果表明，此核工作可靠、穩(wěn)定，可直接應用于工程實踐中。 發(fā)表于：9/7/2011 數(shù)字基帶預失真系統(tǒng)中環(huán)路延遲估計的FPGA實現(xiàn) 基于FPGA芯片Stratix II EP2S60F672C4設計實現(xiàn)了數(shù)字基帶預失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法，易于FPGA實現(xiàn)。同時，在信號失真的情況下也能給出正確的估計結果。Modelsim SE 6.5c的時序仿真結果和SignalTaps II的硬件調(diào)試結果驗證了模塊的有效性。 發(fā)表于：9/7/2011 Altera發(fā)布業(yè)界第一款28nm FPGA開發(fā)套件 Altera公司(NASDAQ:ALTR)今天宣布開始提供第一款帶有28-nm FPGA的開發(fā)套件——Stratix® V GX FPGA信號完整性套件，在推動業(yè)界28-nm FPGA發(fā)展方面樹立了新里程碑。這一全功能套件支持設計工程師加速高性能系統(tǒng)的設計和開發(fā)，滿足了業(yè)界對提高帶寬的需求。Stratix V GX FPGA信號完整性開發(fā)套件為用戶提供的平臺能夠測量并評估從600 Mbps到12.5 Gbps的收發(fā)器鏈路性能。 發(fā)表于：9/7/2011 基于FPGA的神經(jīng)振蕩器設計及優(yōu)化 為神經(jīng)振蕩器提出了一種高效的FPGA實現(xiàn)方案，介紹了一種改進的分布式算法（DA），以便于最大限度地利用FPGA上的查找表（LUT）資源。整個系統(tǒng)在Matlab/Simulink下采用Altera公司的DSP Builder 構建。該方法節(jié)約了74%的查找表、75%的寄存器和100%的嵌入式乘法器資源。同時，該方案得到了令人滿意的結果，實驗結果同仿真結果的相關系數(shù)高達0.99。 發(fā)表于：9/7/2011 ?…351352353354355356357358359360…?
