123,123

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

CAN總線控制器IP核代碼分析

include"timescale.v"//synopsystranslate_on`include"can_defines.v"modulecan_top(`ifdefCAN_WISHBONE_IFwb_clk_i,wb_rst_i,wb_dat_i,wb_dat_o,wb_cyc_i,wb_stb_i,wb_we_i,

發(fā)表于：2011/9/7

MathWorks 宣布推出 2011b 版 MATLAB 和 Simulink

MathWorks于9月1日宣布推出 2011b版 (R2011b) MATLAB 和 Simulink 產(chǎn)品系列。此版本新引入了 Simulink Code Inspector，它可以實現(xiàn) Simulink 模型所生成源代碼之檢查流程的自動化。R2011b 還更新了 82 種其它產(chǎn)品，包括 Polyspace 嵌入式軟件驗證產(chǎn)品。　

發(fā)表于：2011/9/6

播灑FPGA的種子助力中國人才培養(yǎng)

Altera的2011亞洲創(chuàng)新設計大賽和電子設計文章競賽正如火如荼地進行著，筆者有幸對其發(fā)起人、組織者——Altera公司大學計劃中國地區(qū)項目總負責人徐平波(Bob)進行了專訪。

發(fā)表于：2011/9/6

Simulink Code Inspector 加強了 MathWorks 對 DO-178 認證的支持

MathWorks 在2011b版 (R2011b) MATLAB 和 Simulink 產(chǎn)品系列中新引入了 Simulink Code Inspector，該產(chǎn)品促進了對基于 Simulink 模型生成的源代碼的檢查。航空工程師們現(xiàn)在可以使用 Simulink Code Inspector 來創(chuàng)建詳細的模型到代碼和代碼到模型的檢查報告，幫助實現(xiàn)了 DO-178B 表 A-5 中規(guī)定的源代碼驗證和可追蹤目標。　

發(fā)表于：2011/9/6

Microsemi宣布提供SmartFusion cSoC成本優(yōu)化版本

致力于提供幫助功率管理、安全、可靠與高性能半導體技術產(chǎn)品的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布提供經(jīng)成本優(yōu)化的SmartFusion®可定制單芯片系統(tǒng) (customizable system-on-chip, cSoC) 器件A2F060，該器件備有商用和工業(yè)溫度等級型款，專門針對大批量應用而設計，包括馬達和運動控制、游戲機、太陽能逆變器，以及臨床和成像醫(yī)療電子設備。

發(fā)表于：2011/9/5

一種基于Spartan3E的DDS優(yōu)化設計

在高可靠應用領域，如果設計得當，將不會存在類似于MCU的復位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還表現(xiàn)在，幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，易于管理和屏蔽。所以，本文將在對DDS的基本原理進行深入理解的基礎上，采用多級流水線控制技術對DDS的VHDL語言實現(xiàn)進行優(yōu)化，同時考慮到系統(tǒng)設計中的異步接口的同步化設計問題，把該設計適配到Xilinx公司的最新90nm工藝的Spartan3E系列的FPGA中。

發(fā)表于：2011/9/5

基于DSP和FPGA的多波形雷達回波中頻模擬器實現(xiàn)

本文論述一種自主產(chǎn)生式的雷達回波模擬器中頻部分的設計實現(xiàn)方法，該模擬器可產(chǎn)生脈沖單頻、脈沖線性調頻、步進頻、步進頻+線性調頻等多種波形的雷達回波信號，并可產(chǎn)生雙目標和參數(shù)可控的帶限高斯白噪聲，可模擬主要的干擾類型;輸出信號既可以直接用于信號處理機的中頻注入式測試，也可上變頻后用于雷達系統(tǒng)的射頻條件下的各種測試驗證。以下對該中頻雷達回波模擬器的實現(xiàn)方法予以詳細闡述。

發(fā)表于：2011/9/5

基于CoolRunner CPLD的MP3應用開發(fā)板的設計

本文介紹了基于CoolRunner CPLD的MP3應用開發(fā)板的設計流程，驗證了利用現(xiàn)有IP Core設計的可行性和高效性。在設計過程中，硬件(實驗評估板)的設計和基于IP Core的算法設計可同步進行，避免了兩者因異步帶來的設計周期的延長。實踐證明本文的設計思路和實現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設計方案。

發(fā)表于：2011/9/5

基于SOPC的EDSL Modem的研制

EDSL Modem硬件平臺的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它擁有充足的可編程邏輯資源內嵌32位Nios-II軟核處理器來實現(xiàn)整個可編程嵌入式系統(tǒng)。系統(tǒng)的主要功能由FPGA實現(xiàn)，硬件電路除 FPGA外只需加上存儲器件、以太網(wǎng)控制芯片和前端AD/DA轉換芯片即可。本系統(tǒng)主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太網(wǎng)接口控制芯片等作為FPGA的外圍設備，硬件結構簡單明了，極大提高了系統(tǒng)的可靠性。FPGA系統(tǒng)運行時鐘為50MHz，充分保證了系統(tǒng)的運行速度。在硬件平臺的搭建中主要用到了Altera公司的Quartus-II與SOPC Builder軟件，其中 Quartus-II能進行系統(tǒng)及各邏輯部件的設計輸入、編譯、仿真、綜合、布局布線，并進行位流文件的下載和配置文件的燒錄，以及使用片內邏輯分析儀進行分析和驗證。 SOPC Builder嵌入在Quartus-II開發(fā)系統(tǒng)內,是一個自動系統(tǒng)開發(fā)工具,能夠自動進行系統(tǒng)定義,完成 SOPC開發(fā)的集成過程。在SOPC Builder 中選取系統(tǒng)所需部件,并自動生成每個

發(fā)表于：2011/9/4

基于Virtex-5 FPGA的高速串行傳輸系統(tǒng)的設計與實現(xiàn)

目前，高速串行接口取代并行拓撲結構已經(jīng)是大勢所趨。當今很多公用互連標準(如USB，PCI-Express)都是基于串行連接來實現(xiàn)高速傳輸?shù)?。相比于并行總線，串行連接的物理緊密度和鏈路韌性具有很多優(yōu)勢。因此，很多傳輸領域都轉向了串行傳輸，如筆記本電腦顯示互連、高速背板互連和存儲器內部互連。該系統(tǒng)涉及到的技術主要包括：光纖傳輸、PCIE(PCI-Express)傳輸和DDR緩存技術，以及這幾種技術在FPGA中融合為一個完整的串行傳輸鏈路，并實現(xiàn)了在兩臺服務器之間的高速數(shù)據(jù)傳輸測試，這對于實際工程應用具有重要的現(xiàn)實意義。

發(fā)表于：2011/9/4