頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求,提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù),該技術(shù)以FPGA為核心,搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路,可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號,并且與數(shù)字圖像信號疊加顯示,具有很強的通用性和靈活性。實驗結(jié)果表明,視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求,具備較高的應(yīng)用價值。 最新資訊 Virtex-4 FPGA 為安全 GSM 標準奠定基礎(chǔ) 本文以實現(xiàn)不同分組密碼時所用的代碼片段(code snippet) 為側(cè)重點,將向您介紹如何實現(xiàn) A5/1 流密碼。外,為提高安全性,我們還將探討幾個原始 A5/1 算法的新的不同變體。具體來說,我將改變反饋功能的作用方式、重新設(shè)計合成器的輸出。為此,我需要采用賽靈思 Virtex®-4 LX 系列 FPGA 進行硬件實現(xiàn),采用賽靈思 ISE® 進行綜合,以及 Mentor Graphics 的ModelSim 6.0 進行仿真。 發(fā)表于:2/14/2011 基于FPGA的光纖光柵解調(diào)系統(tǒng)的研究 波長信號的解調(diào)是實現(xiàn)光纖光柵傳感網(wǎng)絡(luò)的關(guān)鍵,基于現(xiàn)有的光纖光柵傳感器解調(diào)方法,提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法,此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng),并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設(shè)計,綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。 發(fā)表于:2/13/2011 說說FPGA系統(tǒng)的仿真和測試 FPGA仿真方法:(1)交互式仿真方法:利用EDA工具的仿真器進行仿真,使用方便,但輸入輸出不便于記錄規(guī)檔,當輸入量較多時不便于觀察和比較。(2)測試平臺法:為設(shè)計模塊專門設(shè)計的仿真程序,可以實現(xiàn)對被測模塊自動輸入測試矢量,并通過波形輸出文件記錄輸出,便于將仿真結(jié)果記錄歸檔和比較。 發(fā)表于:2/13/2011 Altera在業(yè)界首次為MoSys串行高密度帶寬引擎器件提供接口 Altera公司(Nasdaq: ALTR)今天宣布,公司成功完成了Stratix® IV GT FPGA和MoSys的Bandwidth Engine®器件在串行存儲器應(yīng)用中的互操作性測試。Stratix IV GT FPGA采用了GigaChip?接口實現(xiàn)與MoSys帶寬引擎器件的互操作性,為數(shù)據(jù)流量管理和數(shù)據(jù)包處理等100G固網(wǎng)應(yīng)用設(shè)計人員提供了高性能、寬帶存儲器解決方案。通過其Stratix IV GT FPGA,Altera成為第一家為GigaChip接口提供器件支持的FPGA供應(yīng)商。 發(fā)表于:2/12/2011 在PSoC上實現(xiàn)I2C Bootloader PSoC是賽普拉斯半導(dǎo)體生產(chǎn)的一種基于MCU的可編程片上系統(tǒng),它集成了大量的可重新配置的數(shù)字/模擬模塊來完成用戶訂制的數(shù)字/模擬功能。 發(fā)表于:2/11/2011 基于FPGA的多時鐘片上網(wǎng)絡(luò)設(shè)計 在FPGA上設(shè)計一個高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡(luò)都是運行在一個單一時鐘下。隨著FPGA技術(shù)的發(fā)展,Xilinx公司推出了Virtex-4平臺。該平臺支持同一時間內(nèi)32個時鐘運行[1],也就是說每個片上網(wǎng)絡(luò)的內(nèi)核可以在一個獨立的時鐘下運行, 從而使每個路由器和IP核都運行在最佳頻率上。 發(fā)表于:2/9/2011 在FPGA中實施4G無線球形檢測器 WiMAX對寬帶互聯(lián)網(wǎng)接入如同手機對語音通信一樣意義非凡。它可以取代DSL和有線服務(wù),為您隨時隨地提供互聯(lián)網(wǎng)接入。您只需要打開計算機,連接到最近的WiMAX天線,就可以暢游全世界的網(wǎng)絡(luò)了。 發(fā)表于:2/8/2011 基于FPGA參數(shù)關(guān)聯(lián)比較器的預(yù)分選器設(shè)計 本文采用高速現(xiàn)場可編程門陣列器件(FPGA)替代中小規(guī)模集成芯片來設(shè)計三參數(shù)關(guān)聯(lián)比較器,從而實現(xiàn)預(yù)分選器設(shè)計。 發(fā)表于:2/7/2011 基于PSoC 的嵌入式數(shù)字濾波技術(shù) 本文僅簡要介紹了嵌入式數(shù)字濾波技術(shù)。由于篇幅所限,我們沒有深入討論“立體聲增強”功能、數(shù)字麥克風(fēng)的抽選濾波器以及設(shè)計人員已經(jīng)開始在其中挖掘 PSoC3 和 PSoC5 強大信號處理功能的多種工業(yè)感應(yīng)器調(diào)節(jié)和醫(yī)療應(yīng)用領(lǐng)域。 發(fā)表于:2/6/2011 激光告警系統(tǒng)的異步FIFO設(shè)計 介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問題。在分析異步FIFO設(shè)計難點基礎(chǔ)上,提出利用Gray碼計數(shù)器作為讀寫地址編碼,有效地同步了異步信號,避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生,給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。同時采用Verilog語言描述,提高了硬件設(shè)計的可移植性,減少了系統(tǒng)的復(fù)雜性,提高了激光告警接收系統(tǒng)的可靠性。 發(fā)表于:2/3/2011 ?…430431432433434435436437438439…?