日韩欧美一本书道一区二区,国产成人无码精品久久久免费

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。

Gartner指出2010年全球半導(dǎo)體收入將增長(zhǎng)20%

根據(jù)全球技術(shù)研究和咨詢公司Gartner發(fā)布的最新展望報(bào)告，2010年全球半導(dǎo)體收入將達(dá)到2760億美元，與2009年2310億美元的總收入相比，將增長(zhǎng)19.9%。

發(fā)表于：2/26/2010

IMEC、瑞薩、M4S聯(lián)手推出利用40nm CMOS工藝制造而成的單芯片可重配置多標(biāo)準(zhǔn)無(wú)線收發(fā)器

在2010年2月10日召開(kāi)的國(guó)際固態(tài)電子電路大會(huì)上，IMEC、株式會(huì)社瑞薩科技（以下簡(jiǎn)稱瑞薩）、M4S聯(lián)手推出了利用40nm低功耗CMOS工藝制造而成、帶有RF、基帶和數(shù)據(jù)轉(zhuǎn)換器電路的完整收發(fā)器。這款完全可重配置的收發(fā)器符合各種無(wú)線標(biāo)準(zhǔn)和應(yīng)用要求，并且符合即將推出的移動(dòng)寬帶3GPP-LTE標(biāo)準(zhǔn)。

發(fā)表于：2/26/2010

基于CPLD的全幀型CCD圖像傳感器驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)

該CCD驅(qū)動(dòng)系統(tǒng)采用CPLD芯片進(jìn)行設(shè)計(jì)，具有性能好，功耗低，體積小的特點(diǎn)。該驅(qū)動(dòng)電路的研制結(jié)果表明，采用CPLD專用集成芯片進(jìn)行系統(tǒng)設(shè)計(jì)有它自身的優(yōu)點(diǎn)，可以簡(jiǎn)化設(shè)計(jì)，并且調(diào)試簡(jiǎn)單，可擴(kuò)展性也比較強(qiáng)。

發(fā)表于：2/26/2010

FPGA在彈上信息處理機(jī)中的應(yīng)用

信息處理機(jī))用于完成導(dǎo)彈上多路遙測(cè)信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測(cè)、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其他422接口送來(lái)的數(shù)據(jù)同時(shí)進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源，如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異?；蚩偩€數(shù)據(jù)異常時(shí)不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進(jìn)行二次篩選、組包，并發(fā)送往總線，供其它設(shè)備接收。

發(fā)表于：2/25/2010

拉普拉斯算子的FPGA實(shí)現(xiàn)方法

在圖像處理系統(tǒng)中常需要對(duì)圖像進(jìn)行預(yù)處理。由于圖像處理的數(shù)據(jù)量大，對(duì)于實(shí)時(shí)性要求高的系統(tǒng)，采用軟件實(shí)現(xiàn)通常難以滿足實(shí)時(shí)性的要求。Altera的QuartusⅡ作為一種可編程邏輯的設(shè)計(jì)環(huán)境，由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。QuartusⅡ支持Altera的IP核，包含了LPM／Megafunctions宏功能模塊庫(kù)，設(shè)計(jì)者只需要選取設(shè)置這些功能模塊的相關(guān)參數(shù)就可以在程序中調(diào)用，從而使用戶可以充分利用成熟的模塊，大大簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性，加快了設(shè)計(jì)速度。

發(fā)表于：2/25/2010

Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

Altera公司(NASDAQ:ALTR)今天宣布，開(kāi)始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門(mén)針對(duì)3-Gbps收發(fā)器應(yīng)用，為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無(wú)線和固網(wǎng)市場(chǎng)等多種大批量應(yīng)用目前廣泛采用了Arria II GX FPGA。

發(fā)表于：2/24/2010

通過(guò)基于SoC的方法設(shè)計(jì)手持醫(yī)療設(shè)備

醫(yī)療設(shè)備產(chǎn)業(yè)的快速發(fā)展，推動(dòng)了對(duì)個(gè)人除顫器及動(dòng)態(tài)血糖監(jiān)視儀等手持醫(yī)療設(shè)備需求的大幅提升。但實(shí)際上設(shè)計(jì)此類醫(yī)療設(shè)備并不是一項(xiàng)輕松的任務(wù)。選擇適當(dāng)?shù)慕M件滿足設(shè)計(jì)規(guī)范要求、降低成本、盡可能提高功率效率、盡力控制設(shè)備的物理尺寸等僅是設(shè)計(jì)此類產(chǎn)品時(shí)必須要考慮的部分問(wèn)題。此外，開(kāi)發(fā)人員還必須要保證設(shè)備的可靠性，同時(shí)還須確保使用的所有組件全都符合美國(guó)食物及藥品管理局 (FDA) 的規(guī)范要求。例如，F(xiàn)DA 要求醫(yī)療設(shè)備使用的所有組件在今后 5 年內(nèi)都必須保持量產(chǎn)狀態(tài)?？紤]到上述要求，許多開(kāi)發(fā)人員都開(kāi)始轉(zhuǎn)而采用片上系統(tǒng)架構(gòu)來(lái)縮短設(shè)計(jì)周期，減少組件數(shù)量，并降低醫(yī)療應(yīng)用的產(chǎn)品成本。

發(fā)表于：2/24/2010

英飛凌向爾必達(dá)提出專利侵權(quán)訴訟

英飛凌科技股份公司（FSE：IFX / OTCQX： IFNNY）今日宣布，該公司及其子公司英飛凌科技北美分公司已于2010年2月19日向美國(guó)國(guó)際貿(mào)易委員會(huì)（ITC）遞交起訴書(shū)，稱爾必達(dá)（Elpida Memory Inc.）制造并向美國(guó)進(jìn)口銷(xiāo)售的某些DRAM半導(dǎo)體產(chǎn)品侵犯了英飛凌在半導(dǎo)體制程和元件制造方面四項(xiàng)重要發(fā)明專利，涉嫌不公平貿(mào)易。

發(fā)表于：2/23/2010

基于SoPC和Nios II處理器的醫(yī)用呼吸機(jī)主控系統(tǒng)設(shè)計(jì)

現(xiàn)有的呼吸機(jī)產(chǎn)品，其主控系統(tǒng)大多基于單片機(jī)來(lái)實(shí)現(xiàn)，對(duì)于功能強(qiáng)一些的產(chǎn)品就需要使用高端單片機(jī)，這樣使得系統(tǒng)的成本比較高，而且外圍的接口模塊較多，結(jié)構(gòu)復(fù)雜。使用SoPC(可編程片上系統(tǒng))技術(shù)設(shè)計(jì)主控系統(tǒng)，可充分利用IP核的強(qiáng)大功能，精簡(jiǎn)外設(shè)數(shù)量，與此同時(shí)只占用了很小部分的資源，大大提高了系統(tǒng)的性價(jià)比。

發(fā)表于：2/23/2010

賽靈思采用 28 納米高性能低功耗工藝加速平臺(tái)開(kāi)發(fā)，推進(jìn)可編程勢(shì)在必行

全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx Inc. (Nasdaq: XLNX) ) 今天宣布，為推進(jìn)可編程勢(shì)在必行之必然趨勢(shì)，正對(duì)系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺(tái)。和前代產(chǎn)品相比，全新的平臺(tái)功耗降低一半，而性能提高兩倍。通過(guò)選擇一個(gè)高性能低功耗的工藝技術(shù)，一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu)，以及創(chuàng)新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值，為客戶提供具備 ASIC 級(jí)功能的 FPGA，以滿足其成本和功耗預(yù)算的需求。同時(shí)還能通過(guò)簡(jiǎn)單的設(shè)計(jì)移植和 IP 再利用，大幅提升設(shè)計(jì)人員的生產(chǎn)力。

發(fā)表于：2/23/2010